Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Quartus II I/O分配、I/O分析和电路板开发支持资源

主页 > 支持 > 软件 > 电路板设计& I/O

在当今产品及时面市的压力下,您必须在设计过程中尽早规划好FPGA I/O引脚。Quartus® II 软件具有同类最佳的I/O管理工具,帮助您尽早完成I/O规划并定型。在规划I/O时,将FPGA设计准备好进行PCB集成。在Quartus II软件中建立“智能电路板”跟踪模型,发挥I/O信号完整性优势,产生在第三方信号完整性仿真工具中进行仿真的IBIS/HSPICE模型。导出I/O引出,建立定制原理图符号,用在流行的原理图采集工具中。

其它关于I/O管理,PCB,电路板信号完整性的信息请查看以下链接:

  • I/O管理文档
  • I/O管理培训和示范
  • 设计案例
  • I/O导航
  • Altera® 器件的管脚文件
  • Altera器件BSDL文件
  • PCB设计文档
  • PCB设计培训
  • Capture CIS Symbols
  • 电路板级信号完整性资源
  • 信号完整性分析
  • 信号完整性分析中心

参考Quartus II 软件特性页面,了解关于Quartus II 软件中I/O特性的简介。

请使用Altera的知识数据库来搜索已知I/O问题和技术支持解决方案。您还可以访问Altera论坛,联系其他Altera用户,同他们讨论技术问题。
如果需要进一步技术支持,可以使用mySupport来建立、查看并更新您的服务申请。

I/O分配和分析

对于Altera FPGA特殊的I/O规则和标准,请参考相应器件手册的可选择I/O标准一章。表1列出的支持资源能够帮助您进行I/O规划。

表 1. I/O 管理文件
资源 说明

I/O管理 (PDF)

Quartus II 手册中的一章。提供FPGA I/O规划流程,详细说明怎样以及何时使用Quartus II 软件提供的各种I/O特性,包括引脚规划器和I/O分配分析命令等。

同时开关噪声(SSN)分析和优化(PDF)

Quartus II手册中的这一章解释怎样使用Quartus II软件9.0和后续版本中新的SSN分析器以及优化工具。它讨论了工具流程,解释怎样才能在FPGA设计中完成精确的SSN分析。它还介绍了Quartus II软件SSN优化技术和设置。

FineLine® BGA封装的SameFrame引出设计

说明Altera FLEX® 和MAX®器件的纵向和交叉封装移植。

表2提供了I/O管理的培训和示范的链接。

表2. I/O管理培训和演示
资源 说明

Quartus II 软件设计系 列:基础(英文)(由教师指导的课程)

Quartus II 软件设计系列:基础
(
在线课程)

您将学习怎样使用Quartus II 软件来开发FPGA或者CPLD。您将建立一个新工程,输入新的或者已有的设计文件,编译并配置您的器件,查看设计在系统工作。
这是1天由教师指导的课程。

这是8个小时的在线培训。

I/O分配分析

观看Quartus II 软件I/O分配工具的快速演示。

这是4分钟的在线演示。

采用Quartus II 软件中的引脚规划器进行早期引脚规划
(在线课程)

该培训向您介绍怎样使用Quartus II 软件7.2,在设计早期成功实现引脚规划。您将学习怎样克服I/O规划难题。将讨论早期引脚规划流程。培训包括顶层端口设计输入、链接定义、顶层HDL文件建立、引脚分配以及引脚分配验证等。

这是30分钟的在线演示。

电源分配网络(PDN)工具用户指南(PDF)

这一用户指南简要介绍了PDN工具中的各种选项。您可以采用一定数量的电容,迅速精确地设计可靠的电源供电网络,满足所需电源的阻抗要求。

PDN高速电路板设计指导(PDF)

该文档提供了由浅入深的教程,列出了最佳实践设计指南,介绍了电源分配网络(PDN)。

I/O管理
(
在线课程)

在培训结束时,您将熟悉Quartus II 软件6.1中的大部分I/O管理功能。介绍完整的早期I/O规划设计流程,该流程构建在引脚规划器宏功能和Quartus II 软件6.0知识产权(IP)MegaCore® 功能上。高级I/O时序是新的选项,和TimeQuest时序分析器一起产生基于I/O分配和特性的增强时序报告,以及定义了PCB元件和设置的电路板走线模型。增强报告包括电路板信号完整性标准,帮助进行I/O分配和电路板设计决定。最后,您还可以参考I/O管理和信号完整性更详细的资源。

这是1个小时的在线培训。

PCB设计

除了Quartus II 手册中支持的PCB设计工具以外,您还可以使用表3中列出的资源,帮助您进行PCB开发。

表3. PCB支持资源

资源

说明

Cadence PCB 设计工具支持 (PDF)

Quartus II 手册 中的一章,说明 Quartus II 软件和 Cadence PCB 设计工具之间的设计流程。

Mentor Graphics® PCB 设计工具支持 (PDF)

Quartus II 手册 中的一章,说明 Quartus II 软件和 Mentor Graphics PCB 设计工具之间的设计流程。

捕获CIS符号

为 Cadence Capture CIS 和 Orcad Capture 提供原理图符号库。

I/O管理(PDF)

Quartus II 手册 中的一章,含有建立电路板走线模型的信息,结合高级 I/O 时序选项,计算输出信号的信号完整性标准。

电路板设计指南方案中心

提供大量文档、工具和下载的链接,帮助进行 Altera FPGA 器件的电路板设计。

AN 224:高速电路板布板指南 (PDF)

含有 Altera FPGA 器件高速电路板设计和布板的信息以及建议。

AN 75:高速电路板设计 (PDF)

提供高速电路板设计的一般信息。

培训课程和演示

表4提供了第3方PCB工具指南

表4. PCB设计培训

资源

说明

电源分配网络(PDN)工具

这一使用方便的PDN设计工具是所有Altera FPGA使用的图形工具,用于优化电路板级PDN。

使用Mentor Graphics工具的FPGA至电路板设计流程 (教程)

这一交互式教程演示了Quartus II设计流程利用第三方板级工具来管理和传送I/O分配。

电路板级信号完整性资源

表5提供了电路板级信号完整性分析资源的链接。

表 5. 电路板级信号完整性资源

资源

说明

采用第三方工具进行信号 完整性分析 (PDF)

Quartus II 开发软件手册 中的这一章阐述了采用第三方 SI 仿真工具建立 I/O IBIS 和 HSPICE 模型进行信号完整性 (SI) 分析的方法。

I/O 管理 (PDF)

Quartus II 开发软件手册 中的这一章介绍了高级 I/O 时序分析。高级 I/O 时序分析需要电路板走线模型在 Quartus II 软件中准确地表示电路板走线。高级 I/O 时序还报告部分信号完整性标准,例如,可能的反射问题等。

表 6 提供了信号完整性分析课程的链接。

表 6. 信号完整性分析

资源

说明

采用第三方工具进行信号完整性分析
(
在线课程)

此次培训将讨论设计 FPGA 高速 PCB 时的信号完整性仿真和分析需求。介绍 Quartus II 软件 6.1 中的三类信号完整性分析。将讨论双计数问题和解决方法,然后对比 IBIS 和 HSPICE 模型的不同。您将学习采用第三方工具的信号完整性设计流程,包括建立并定制仿真模型,在第三方工具中采用这些模块运行仿真,分析并进一步使用仿真结果。最后,您还可以参考信号完整性更详细的资源。

这是 1 个小时的在线培训。

给本页评分


  • 产品
    • Quartus II
      • 基础设计流程
        • Create Project
        • Make Assignments
        • Compile Designs
        • Analyze Results
        • Modify Settings
        • Assign Pins
    • SOPC Builder
    • MAX+PLUS II
    • ModelSim-Altera
  • 资源中心
    • 简介
    • 安装&许可
    • 脚本
    • 电路板设计& I/O
    • 网表阅读器 & 综合
    • 编译增强特性
    • 优化
    • 功耗管理
    • TimeQuest时序分析器
      • 时钟分析
      • 排除
      • 收集
      • GUI特性
    • 标准时序分析器
    • 仿真 & 确认
    • 片内调试
    • HardCopy设计
  • 软件资源
    • 操作系统支持
    • 驱动安装
  • 下载与许可
    • 下载
    • 许可
      • 许可FAQ
  • Quartus II EDA 支持
    • Quartus II 接口
    • 综合工具
      • Design Compiler
      • DC FPGA
      • FPGA Compiler II
      • LeonardoSpectrum
      • Precision RTL Synthesis
      • Synplify
    • 仿真工具
      • Aldec Active-HDL
      • ModelSim
      • NCSim
      • VCS MX
      • VSS
    • 验证工具
      • Incisive Conformal
    • 时序分析工具
      • PrimeTime
    • 再综合工具
      • PALACE
      • Precision Synthesis
      • Synplify Premier
    • 电路板级工具
      • TAU
      • FPGA Xchange Format
      • DxParts PartMiner edaXML
      • HSPICE Simulation
      • IBIS
  • 老版软件EDA支持
    • 供应商类
    • 工具类
    • 功能类
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻