文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品    Quartus II       SOPC Builder       MAX+PLUS II       ModelSim-Altera     资源中心       简介       安装&许可       脚本        电路板设计& I/O       网表阅读器 & 综合       编译增强特性       优化       功耗管理    TimeQuest时序分析器       标准时序分析器       仿真 & 确认       片内调试       HardCopy设计     软件资源       操作系统支持       驱动安装     下载与许可       下载    许可     Quartus II EDA 支持       Quartus II 接口    综合工具    仿真工具    验证工具    时序分析工具    再综合工具    电路板级工具     老版软件EDA支持       供应商类       工具类       功能类

主页 > 支持 > 软件 > Quartus II 接口 > RAM Definition 打印此页 发送此页 RAM Definition Random-access memory. You can implement RAM in Altera devices with the following embedded structures:   Type Device Family Embedded Array Blocks (EABs) ACEX 1K and FLEX 10K device families Embedded System Blocks (ESBs) APEX 20K, APEX II, and Mercury device families Arrays of registers or latches FLEX 6000, MAX 3000, and MAX 7000 device families M512 memory blocks Arria GX, HardCopy Stratix, Stratix,Stratix II, Stratix II GX, and Stratix GX device families M144K memory blocks Stratix III M4K memory blocks Arria GX, Cyclone, Cyclone II, HardCopy Stratix, Stratix, Stratix II, Stratix II GX, and Stratix GX device families M9K memory blocks Stratix III and Cyclone III M-RAM Arria GX, HardCopy Stratix, Stratix, Stratix II, Stratix II GX, and Stratix GX device families   给本页评分

请填写反馈意见   注册索取最新邮件通知

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。