文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品    Quartus II       SOPC Builder       MAX+PLUS II       ModelSim-Altera     资源中心       简介       安装&许可       脚本        电路板设计& I/O       网表阅读器 & 综合       编译增强特性       优化       功耗管理    TimeQuest时序分析器       标准时序分析器       仿真 & 确认       片内调试       HardCopy设计     软件资源       操作系统支持       驱动安装     下载与许可       下载    许可     Quartus II EDA 支持       Quartus II 接口    综合工具           Design Compiler           DC FPGA           FPGA Compiler II           LeonardoSpectrum           Precision RTL Synthesis           Synplify    仿真工具    验证工具    时序分析工具    再综合工具    电路板级工具     老版软件EDA支持       供应商类       工具类       功能类

主页 > 支持 > 软件 > 综合工具 > Synplify > Example of Creating a Black Box for a Verilog HDL Custom Variation of a Megafunction 打印此页 发送此页 Example of Creating a Black Box for a Verilog HDL Custom Variation of a Megafunction Refer to the following code sample from the top-level design file to specify that the Synplicity Synplify software should treat the my_pll.v file that you created in Example of Creating a Verilog HDL Custom Variation of the altclklock Function as a black box. In this example, the top-level design file is pllsource.v. To modify the source code for the pllsource.v file to define the module name and port type and to specify that the module is a black box, you can use the my_pll_bb.v empty module declaration and add it to the pll_source.v top-level design file as shown in the following code sample: module my_pll ( inclock, inclocken, locked, clock0, clock1 /*synthesis syn_black_box*/ ); input inclock; input inclocken; output locked; output clock0; output clock1; endmodule module pllsource (inclock, inclocken, data_in1, clock0, r_out, locked, div2); input inclock, inclocken; input [7:0] data_in1; output clock0, locked; output div2; output [7:0] r_out; wire clock1_sig; reg div2; reg [7:0] r_out, r_int; my_pll PLL_1 ( .inclock(inclock), .inclocken(inclocken), .clock0(clock0), .clock1(clock1_sig), .locked(locked)); always @(posedge clock1_sig) begin r_int <= data_in1; r_out <= r_int; end endmodule 给本页评分

请填写反馈意见   注册索取最新邮件通知

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。