文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品    Quartus II       SOPC Builder       MAX+PLUS II       ModelSim-Altera     资源中心       简介       安装&许可       脚本        电路板设计& I/O       网表阅读器 & 综合       编译增强特性       优化       功耗管理    TimeQuest时序分析器       标准时序分析器       仿真 & 确认       片内调试       HardCopy设计     软件资源       操作系统支持       驱动安装     下载与许可       下载    许可     Quartus II EDA 支持       Quartus II 接口    综合工具           Design Compiler           DC FPGA           FPGA Compiler II           LeonardoSpectrum           Precision RTL Synthesis           Synplify    仿真工具    验证工具    时序分析工具    再综合工具    电路板级工具     老版软件EDA支持       供应商类       工具类       功能类

主页 > 支持 > 软件 > 综合工具 > Synplify > Example of a Verilog Design File with LPM Function Instantiation 打印此页 发送此页 Example of a Verilog Design File with LPM Function Instantiation For any parameterized function in the Synplicity Synplify software, you must declare all parameters used in the function, and their values. The following example shows a Verilog HDL file that instantiates the lpm_ram_dq function. A comment in the Module Declaration contains the syn_black_box directive and parameter names and values. This comment must immediately follow the port list and precede the closing semicolon (;). When you instantiate an library of parameterized modules (LPM) function, the LPM function name must be specified as the value of the LPM_TYPE parameter. In addition, each parameter must be listed on a separate line. The following example shows a direct instantiation of an LPM function. To use the MegaWizard Plug-In Manager to create the function, and then instantiate it in a design, refer to the Creating a Design for Use with the Synplify Software topic. // Define the black box module myram64x16 (data,address,inclock,outclock,we,q) /* syn_black_box LPM_WIDTH=16 LPM_WIDTHAD=6 LPM_TYPE="LPM_RAM_DQ" */ ; input [15:0] data; input [5:0] address; input inclock, outclock; input we; output [15:0] q; endmodule // Instantiate the LPM parameterized module in the // higher-level module myram module myram(clock, we, data, address, q); input clock, we; input [15:0] data; input [5:0] address; output [15:0] q; myram_64x16 inst1 (data, address, clock, clock, we, q); endmodule 给本页评分

请填写反馈意见   注册索取最新邮件通知

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。