利用 Altera Quartus® II 软件丰富的特性，您可以针对面积和时序来优化设计。本页面的资源帮助您使用设计空间管理器 (DSE)，进行设计优化和物理综合。
和标准编译过程相比，Quartus II 软件提供经过优化的物理综合网表来进一步优化设计。不论您采用哪种综合工具，物理综合都能够帮助您提高设计性能。
在每一设计中，DSE自动找到能实现最佳结果的各种选项。DSE管理您设计的设计空间，应用各种优化方法，分析结果，帮助您寻找设计的最佳设置。
关于设计优化的资源，请参考：
参考优化产品特性页面了解增量编译功能的简要概述。
如果需要搜索已知的优化问题和技术支持解决方案，请使用 Altera 的知识数据库。您还可以访问 Altera® 论坛 ，联系其他 Altera 用户，和他们讨论技术问题。
关于进一步的技术支持，请使用 mySupport 来建立、查看并更新服务申请。
设计优化
设计优化可以帮助您提高性能，逼近时序，减少资源占用，缩短编译时间。表1列出了设计优化的支持资源。
| 表1. 设计优化支持资源 | |
| 标题 | 描述 |
|---|---|
面积和时序优化 (PDF) |
Quartus II 手册中的一章。对Altera器件进行设计时，介绍降低资源占用、提高时序性能，缩短编译时间的方法。 |
时序逼进平面布局 (PDF) |
Quartus II 手册中的一章。阐述怎样利用时序逼进布局来分析设计适配结果，进行位置分配。 |
Quartus II 手册中的一章。阐述怎样利用芯片计划进行工程更改纪录来支持器件。 |
|
使用推荐的编码指南是帮助您获得高质量结果的一种好方法。请参考综合和网表查看器资源中心的设计和编码指南部分，了解详细信息。 |
|
设计空间管理器 (PDF) |
Quartus II 手册中的一章。阐述怎样利用DSE获得最佳编译结果。 |
使用推荐的编码指南是帮助您获得高质量结果的一种好方法。请参考综合和网表查看器资源中心的设计和编码指南部分，了解详细信息。 |
|
您可以使用渐进式编译来缩短编译时间，保留优化期间的结果。 |
|
表2列出了培训优化支持的特性和使用的课程和演示。
| 表2. 优化支持培训课程和演示 | |
| 标题 | 描述 |
|---|---|
| 优化向导 (演示) |
观看Quartus II 软件优化向导的短片演示。 这是一个4分钟的在线演示。 |
|
Quartus II 软件设计系列: 基础 Quartus II 软件设计系列: 基础 |
这课程将向您介绍怎样使用 Quartus® II 软件来开发FPGA或者CPLD。课程分段讲述，操作方便。您将建立一个新工程，输入新的或者已有的设计文件，使用编程器来编译并配置器件。您还可以输入内部和I/O基本时序约束，使用Quartus II 软件中的时序分析器TimeQuest针对这些时序约束对设计进行分析。您还将学习一些技巧来帮助您规划设计。利用Quartus II 的功能，您能更迅速地达到设计目标。您还可以学习怎样规划并管理I/O分配，了解软件是怎样与综合以及仿真通用EDA工具实现接口的。 这是一个8小时的由教师指导的课程。 |
| Quartus II 软件设计系列: 优化 (由教师指导的课程) |
学习Quartus II 设计软件的先进的特点,缩短设计周期,改善设计性能和利用率。在Quartus II 软件中使用渐进式编译流程和LogicLock功能来缩短编译时间,保持设计中选定区域的性能不变。运行设计空间管理器来为全部或者部分设计选择优化的设置。 这是一个8小时的由教师指导的课程。 |
|
Quartus II 软件设计系列: 芯片规划器 (在线课程) |
学习如何使用芯片规划器进行设计分析。特别地,你可以知道如何查看关键通路和物理时序估算。你可以了解到如何使用芯片规划器来进行功耗分析和查看布线拥塞。接下来,你可以了解到如何使用ECOs.最后,你可以学会平面布局分配的工作。 这是一个1小时的在线课程。 |
| 使用Quartus II: 使用芯片编辑器来管理设计修改 (在线课程) |
学习怎样使用 Quartus II 软件中芯片规划器的芯片编辑功能，分析并修改后布局布线 FPGA 设计。请参考使用芯片编辑器的实例，它不需要对整个设计进行重新编译，便可以纠正小的设计缺陷，优化时序，从而缩短了设计周转时间。 从 Quartus II 软件 6.1 开始，芯片编辑器的所有功能都可以在芯片规划器中实现。 这是一个1小时的在线课程。 |
| 设计空间管理器 (演示) |
Quartus II 软件的DSE工具简介。 这是一个4分钟的在线演示。 |
