| 表1. 设计优化支持资源 |
资源 |
说明 |
面积和时序优化 (PDF) |
Quartus II 手册中的一章。对Altera器件进行设计时，介绍降低资源占用、提高时序性能，缩短编译时间的方法。 |
时序逼进平面布局 (PDF) |
Quartus II 手册中的一章。阐述怎样利用时序逼进布局来分析设计适配结果，进行位置分配。 |
芯片计划的工程更改管理(PDF) |
Quartus II 手册中的一章。阐述怎样利用芯片计划进行工程更改纪录来支持器件。 |
Quartus II设计输入和综合支持资源页面包括：
|
列出了Quartus II 渐进式编译和设计，以及HDL编码资源,包括设计规划。
在优化期间，渐进式编译能够缩短编译时间，保存结果。优化设计源代码是获得高质量结果的重要手段。 |
培训课程和演示 |
优化向导 (演示) |
观看Quartus II 软件优化向导的短片演示。 |
采用Quartus II 软件进行设计 (由教师指导的课程) |
设置逻辑约束优化FPGA资源，分配时序约束，提高FPGA性能。还可以分析Quartus II 综合、布局布线，进行分配，改善结果。 |
采用Quartus II 软件加速设计实现 (由教师指导的课程) |
使用LogicLock区域，优化并保持逻辑性能，使用Quartus II 渐进式编译流程来缩短编译时间，保持设计中选定区域的性能不变。使用设计空间管理器(DSE)来测试Quartus II设置，选择能够优化代码或者面积的那些设置。还可以学习怎样使用Quartus II软件的调试功能。 |
使用Quartus II: LogicLock区域 (在线课程) |
学习使用怎样利用LogicLock功能来提高FPGA设计性能，了解LogicLock功能怎样用于分层或者团队设计流程中，“锁定”设计子模块的性能和布局，从而加速设计实现。 |
| Quartus II 软件设计系列: 基础 (由教师指导的课程) |
学习Quartus II 设计软件的先进的特点,缩短设计周期,改善设计性能和利用率。在Quartus II 软件中使用渐进式编译流程和LogicLock功能来缩短编译时间,保持设计中选定区域的性能不变。
运行设计空间管理器来为全部或者部分设计选择优化的设置。 |
| Quartus II 软件设计系列: 优化 (由教师指导的课程) |
学习Quartus II 设计软件的先进的特点,缩短设计周期,改善设计性能和利用率。在Quartus II 软件中使用渐进式编译流程和LogicLock功能来缩短编译时间,保持设计中选定区域的性能不变。运行设计空间管理器来为全部或者部分设计选择优化的设置。 |
| Quartus II 软件设计系列: 芯片规划器 (在线课程) |
学习如何使用芯片规划器进行设计分析。特别地,你可以知道如何查看关键通路和物理时序估算。你可以了解到如何使用芯片规划器来进行功耗分析和查看布线拥塞。接下来,你可以了解到如何使用ECOs.最后,你可以学会平面布局分配的工作。 |
| 使用Quartus II: 使用芯片编辑器来管理设计修改 (在线课程) |
学习怎样使用 Quartus II 软件中芯片规划器的芯片编辑功能，分析并修改后布局布线 FPGA 设计。请参考使用芯片编辑器的实例，它不需要对整个设计进行重新编译，便可以纠正小的设计缺陷，优化时序，从而缩短了设计周转时间。从 Quartus II 软件 6.1 开始，芯片编辑器的所有功能都可以在芯片规划器中实现。 |
Quartus II软件提供物理综合网表优化，在标准编译过程的基础上进一步优化设计。不论采用何种综合工具，物理综合都有利于提高设计性能。表3列出了物理综合的支持资源。
文档资料
> 
