Altera® Quartus® II 软件支持各种类型的设计输入，提供高级集成综合和编译功能，含有以下主题的支持资源：
如果需要进一步了解 Quartus II 软件的设计输入和综合功能，请参考 Quartus II 手册的第1卷：设计和综合(PDF) 以及 Quartus II 帮助。
渐进式编译
设计人员采用渐进式编译技术，将设计划分为逻辑分区，进行综合和适配 (布局布线) ，在保持以前编译结果不变的同时，缩短了编译时间。 Quartus II 渐进式编译特性同时支持自上而下和自下而上的编译流程。
表 1 列出了 Quartus II 软件中对渐进式编译的支持资源。
表 1. 渐进式编译支持资源 |
|
资源 |
说明 |
Quartus II 手册 中的这一章介绍自上而下和自下而上渐进式编译设计方法，以及对建立设计分区和平面规划分配的建议，以保证获得最佳结果。 |
|
培训课程和演示 |
|
渐进式编译和基于团队的设计 (在线演示) |
观看演示短片，了解自上而下和自下而上基于团队的编译方法中使用的渐进式编译功能。 |
渐进式编译简介 (在线，一个小时) |
学习怎样使用自上而下渐进式编译设计流程，保持设计性能不变，缩短编译时间。 |
团队设计的渐进式编译 (在线，一个小时) |
学习自上而下和自下而上流程的不同，以及在基于团队的设计环境中，怎样使用自下而上渐进式编译功能。 |
使用 Quartus II 软件：渐进式编译 (由教师指导，一个小时) |
在团队设计环境中，利用自下而上渐进式编译方法，实际使用渐进式编译功能。 |
Quartus II 软件设计系列：优化 (由教师指导，一天) |
学习 Quartus II 设计软件的高级功能，从而缩短设计周期，提高设计性能和利用率。 |
设计和编程指南
利用很好的设计实例和推荐的程序，对您器件时序性能、逻辑利用以及系统可靠性都会有很大的帮助。
表 2 列出的资源可以帮助您进行 Altera 器件的设计和编程。
表 2. 设计和编程支持资源 |
|
资源 |
说明 |
Quartus II 手册中的一章，讨论重要的 FPGA 设计规划问题，提供建议，介绍 Altera FPGA 使用的各种工具，帮助您提高设计效率。 |
|
Quartus II 手册中的一章，讨论同步设计实例以及推荐的设计方法。介绍 Quartus II 设计助手，帮助您找到潜在的设计问题。 |
|
Quartus II 手册中的一章，提供Verilog HDL和VHDL编程方式建议和实例，包括 Altera 宏功能推断和专用器件编程指南等。 |
|
该用户指南介绍底层HDL设计方法，该方法使用小的结构模块和分配来规定某些硬件实现。 |
|
培训课程和演示 |
|
| 高密度FPGA的设计计划指导 (在线，一个小时) | 学习如何利用合适的设计计划技术来避免管脚布局，功率消耗和时序问题。 |
| VHDL 基础 (在线，一个小时) | 简要介绍Verilog语言以及在可编程逻辑设计中的应用。 |
| Verilog HDL 基础 (在线，一个小时) | 简要介绍Verilog语言以及在可编程逻辑设计中的应用。 |
| VHDL简介 (由教师指导，一天) | 了解VHDL基础，采用VHDL，开始可编程逻辑设计。 |
| 高级 VHDL 设计方法 (由教师指导，一天) |
提高VHDL综合的编程效率，特别是针对Altera器件。该课程有助于提高您编写行为和结构代码的经验，教您怎样提高编写常用逻辑功能的效率。 |
| Verilog HDL简介 (由教师指导，一天) | 了解VHDL基础，采用Verilog HDL，开始可编程逻辑设计。 |
| 高级 Verilog HDL 设计方法 (由教师指导，一天) | 提高Verilog HDL综合的编程效率，特别是针对Altera器件。该课程有助于提高您编写行为和结构代码的经验，教您怎样提高编写常用逻辑功能的效率。 |
集成综合
Quartus II 软件的高级集成综合完全支持VHDL和Verilog HDL以及Altera专用设计输入语言，提供的选项能够控制综合过程。
表3列出了Quartus II 软件中对集成综合的支持资源。
| 表 3. 集成综合支持资源 | |
| 资源 | 说明 |
|---|---|
简要介绍 Quartus II 软件的综合特性。 |
|
Quartus II 集成综合(PDF) |
Quartus II 手册中的一章。介绍 Quartus II 软件的设计流程和语言支持。解释怎样利用 Quartus II 综合来改进并控制您的 Quartus II 综合结果。 |
| 培训课程和演示 | |
使用 Quartus II 软件：简介 ( 在线，一个小时 ) |
熟悉 Quartus II 软件的基本设计环境。 |
Quartus II 软件设计系列：基础 ( 由教师指导，一天 ) |
学习怎样使用 Quartus II 软件来开发 FPGA 和 CPLD。 |
Quartus II 软件设计系列：优化 ( 由教师指导，一天 ) |
学习 Quartus II 设计软件的高级功能，从而缩短设计周期，提高设计性能和利用率。 |
网表查看器
网表查看器提供的原理图能够用于分析设计结构，明白 Quartus II 软件是怎样解释您的设计的。 Quartus II RTL 查看器、状态机查看器以及技术映射查看器在调试、优化以及约束输入过程中，帮助您查看最初和最终的映射综合结果。
表 4 列出了 Quartus II 软件中对网表查看器的支持资源。
表 4. RTL 和技术映射查看器支持资源 |
|
资源 |
说明 |
利用 Quartus II 网表查看器来分析设计 (PDF) |
Quartus II 手册中的一章。 |
培训课程和演示 |
|
RTL 和技术映射查看器 ( 演示 ) |
观看RTL和技术映射查看器的短片演示。 |
Quartus II 软件设计系列：基础 ( 由教师指导，一天 ) |
学习怎样使用Quartus II 软件来开发FPGA和CPLD。 |
Quartus II 软件设计系列：验证 ( 由教师指导，一天 ) |
学习Quartus II 软件的高级功能，完成设计验证。 |
Quartus II 软件设计系列：优化 ( 由教师指导，一天 ) |
学习Quartus II 设计软件的高级功能，从而缩短设计周期，提高设计性能和利用率。 |
