Altera Home Page
文档资料 许可
在线购买 下载

  主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买  
  mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计  

 产品
   Quartus II
      SOPC Builder
      MAX+PLUS II
      ModelSim-Altera
  
 资源中心
      简介
      安装&许可
      脚本
       电路板设计& I/O
      网表阅读器 & 综合
      编译增强特性
      优化
      功耗管理
   TimeQuest时序分析器
          时钟分析
          排除
          收集
          GUI特性
      标准时序分析器
      仿真 & 确认
      片内调试
      HardCopy设计
  
 软件资源
      操作系统支持
      驱动安装
  
 下载与许可
      下载
   许可
  
 Quartus II EDA 支持
      Quartus II 接口
   综合工具
   仿真工具
   验证工具
   时序分析工具
   再综合工具
   电路板级工具
  
 老版软件EDA支持
      供应商类
      工具类
      功能类
  

TimeQuest收集

TimeQuest 分析器支持收集应用程序接口 (API) ,可以直接访问设计中的端口、引脚、单元或者节点。您可以利用 TimeQuest 分析器中指定的任何有效约束或者工具命令语言 (Tcl) 命令来使用收集 API 。

表 1 介绍了 TimeQuest 分析器支持的收集命令。

关于收集的详细信息,请参考TimeQuest时序分析器章节或者SDC和TimeQuest API参考手册(PDF)。

1. 收集命令

命令

说明

all_clocks

返回设计中所有时钟的收集。

all_inputs

返回设计中输入端口的收集。

all_outputs

返回设计中所有寄存器的收集。

get_cells

返回设计中单元的收集。收集中的所有单元名称与规定的模式匹配。可以采用通配符来同时选择多个单元。

get_clocks

返回设计中时钟的收集。当用作其他命令的参变量时,例如 set_multicycle_path 的 -from 或者 -to ,时钟的每个节点代表收集中时钟所同步的所有节点。默认使用指定节点 ( 即使它是一个时钟 ) 作为命令对象。

get_keepers

返回设计中的保持节点 ( 非组合节点 ) 的收集。

get_nets

返回设计中网络的收集。收集中所有网络的名称与指定模式匹配。您可以使用通配符来同时选择多个网络。

get_nodes

返回设计中节点的收集。

get_pins

返回设计中引脚的收集。收集中所有引脚的名称与指定模式匹配。您可以使用通配符来同时选择多个引脚。

get_ports

返回设计中端口 ( 设计输入和输出 ) 的收集。

get_registers

返回设计中寄存器的收集。

下面的例子显示了收集命令的 create_clock 和 create_generated_clock 的各种用法。

# Create a simple 10 ns with clock with a 60 % duty cycle create_clock -period 10 -waveform {0 6} -name clk [get_ports clk] # The following multicycle applies to all paths ending at registers # clocked by clk set_multicycle_path -to [get_clocks clk] 2

  请填写反馈意见