Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

TimeQuest收集

主页 > 支持 > 软件 > TimeQuest时序分析器 > 收集

TimeQuest 分析器支持收集应用程序接口 (API) ,可以直接访问设计中的端口、引脚、单元或者节点。您可以利用 TimeQuest 分析器中指定的任何有效约束或者工具命令语言 (Tcl) 命令来使用收集 API 。

表 1 介绍了 TimeQuest 分析器支持的收集命令。

关于收集的详细信息,请参考TimeQuest时序分析器章节或者SDC和TimeQuest API参考手册(PDF)。

表 1. 收集命令

命令

说明

all_clocks

返回设计中所有时钟的收集。

all_inputs

返回设计中输入端口的收集。

all_outputs

返回设计中所有寄存器的收集。

get_cells

返回设计中单元的收集。收集中的所有单元名称与规定的模式匹配。可以采用通配符来同时选择多个单元。

get_clocks

返回设计中时钟的收集。当用作其他命令的参变量时,例如 set_multicycle_path 的 -from 或者 -to ,时钟的每个节点代表收集中时钟所同步的所有节点。默认使用指定节点 ( 即使它是一个时钟 ) 作为命令对象。

get_keepers

返回设计中的保持节点 ( 非组合节点 ) 的收集。

get_nets

返回设计中网络的收集。收集中所有网络的名称与指定模式匹配。您可以使用通配符来同时选择多个网络。

get_nodes

返回设计中节点的收集。

get_pins

返回设计中引脚的收集。收集中所有引脚的名称与指定模式匹配。您可以使用通配符来同时选择多个引脚。

get_ports

返回设计中端口 ( 设计输入和输出 ) 的收集。

get_registers

返回设计中寄存器的收集。

下面的例子显示了收集命令的 create_clock 和 create_generated_clock 的各种用法。

# Create a simple 10 ns with clock with a 60 % duty cycle create_clock -period 10 -waveform {0 6} -name clk [get_ports clk] # The following multicycle applies to all paths ending at registers # clocked by clk set_multicycle_path -to [get_clocks clk] 2
给本页评分


  • 产品
    • Quartus II
      • 基础设计流程
        • Create Project
        • Make Assignments
        • Compile Designs
        • Analyze Results
        • Modify Settings
        • Assign Pins
    • SOPC Builder
    • MAX+PLUS II
    • ModelSim-Altera
  • 资源中心
    • 简介
    • 安装&许可
    • 脚本
    • 电路板设计& I/O
    • 网表阅读器 & 综合
    • 编译增强特性
    • 优化
    • 功耗管理
    • TimeQuest时序分析器
      • 时钟分析
      • 排除
      • 收集
      • GUI特性
    • 标准时序分析器
    • 仿真 & 确认
    • 片内调试
    • HardCopy设计
  • 软件资源
    • 操作系统支持
    • 驱动安装
  • 下载与许可
    • 下载
    • 许可
      • 许可FAQ
  • Quartus II EDA 支持
    • Quartus II 接口
    • 综合工具
      • Design Compiler
      • DC FPGA
      • FPGA Compiler II
      • LeonardoSpectrum
      • Precision RTL Synthesis
      • Synplify
    • 仿真工具
      • Aldec Active-HDL
      • ModelSim
      • NCSim
      • VCS MX
      • VSS
    • 验证工具
      • Incisive Conformal
    • 时序分析工具
      • PrimeTime
    • 再综合工具
      • PALACE
      • Precision Synthesis
      • Synplify Premier
    • 电路板级工具
      • TAU
      • FPGA Xchange Format
      • DxParts PartMiner edaXML
      • HSPICE Simulation
      • IBIS
  • 老版软件EDA支持
    • 供应商类
    • 工具类
    • 功能类
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻