文档资料 许可 在线购买 下载 全部页面 技术资料 产品型号

主页   |   产品   |   支持   |   最终市场   |   技术中心   |   教育与活动   |   公司介绍   |   在线购买

mySupport   |   器件   |   软件   |   IP   |   设计范例   |   参考设计

产品    Quartus II       SOPC Builder       MAX+PLUS II       ModelSim-Altera     资源中心       简介       安装&许可       脚本        电路板设计& I/O       网表阅读器 & 综合       编译增强特性       优化       功耗管理    TimeQuest时序分析器           时钟分析           排除           收集           GUI特性       标准时序分析器       仿真 & 确认       片内调试       HardCopy设计     软件资源       操作系统支持       驱动安装     下载与许可       下载    许可     Quartus II EDA 支持       Quartus II 接口    综合工具    仿真工具    验证工具    时序分析工具    再综合工具    电路板级工具     老版软件EDA支持       供应商类       工具类       功能类

主页 > 支持 > 软件 > TimeQuest时序分析器 > 排除 打印此页 订阅电邮新闻 TimeQuest排除 时序排除修改 TimeQuest 分析器进行的默认分析。这一部分介绍下面的时序排除： 错误通路 最小延时 最大延时 多周期通路 优先 如果在时序排除之间出现了节点名称冲突，则采用以下的优先次序： 错误通路 最小延时和最大延时 多周期通路 错误时序排除的优先级最高。在每一类中，单个节点分配的优先级高于时钟分配。最后，其他冲突的优先级取决于顺序，最后的分配覆写 ( 或者部分覆写 ) 前面的分配。 给本页评分

请填写反馈意见

主页 | 产品 | 支持 | 最终市场 | 技术中心 | 教育与活动 | 公司介绍 | 在线购买  mySupport | 器件 | 软件 | IP | 设计范例 | 参考设计  联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明  Copyright © 1995-2008 Altera International Limited, 香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus和MegaCore是Altera公司的商标。