Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

TimeQuest GUI特殊功能

主页 > 支持 > 软件 > TimeQuest时序分析器 > GUI特性

TimeQuest 分析器提供直观方便的图形用户界面 (GUI) ,帮助您高效的约束和分析设计 ( 参见图 1) 。

TimeQuest GUI 包括以下界面和功能:

  • 界面
    • View 界面
    • Tasks 界面
    • Console 界面
    • Report 界面
  • 功能
    • 约束菜单
    • Name Finder

图1. TimeQuest分析器GUI

图1. TimeQuest分析器GUI
查看全图

View界面

View 界面是时序分析结果的主要查看区。您可以使用 View 界面来查看总结报告,定制报告和直方图。图 2 显示了您从 Report 界面中选择了 Summary (Setup) 报告后的 View 界面。

图2. Summary (Setup) 报告

图2. Summary (Setup) 报告

View界面:分割

为了能够正确的分析时序结果,有必要对比多个报告。为方便查看多个报告,View界面支持窗口分割。窗口分割将 View 界面分割成多个窗口,您可以并排查看不同的报告。

您可以使用View界面右上角的分割图标将View界面分割成多个窗口。在View界面中将图标拖到不同的方向,可以生成其他的窗口视图。例如,如果将分割图标拖到下面,View界面在当前窗口上建立一个新的窗口 ( 参见图3) 。

图3. 水平分割View界面

图3. 水平分割View界面
观看怎样水平分割窗口的5秒flash演示
( 将打开一个新窗口 )

如果将图标拖到左边,View界面在当前窗口的右侧建立一个新窗口( 参见图 4) 。

图4. 向左分割View界面

图4. 向左分割View界面
观看怎样垂直分割窗口的 5 秒 flash 演示 ( 将打开一个新窗口 )

如果对角拖动图标,将在 View 界面中建立三个新窗口 ( 参见图 5) 。

图5.对角分割View界面

图5.对角分割View界面
观看怎样对角分割窗口的10秒flash演示
( 将打开一个新窗口 )

将分割图标向下拉,将在当前窗口下面建立一个新窗口。

View界面:去掉分割窗口

您可以使用分割图标,拖动窗口边界覆盖您希望去掉的窗口,以去掉您在 View 界面中建立的窗口。

图6.去掉分割窗口

图6.去掉分割窗口
观看怎样去掉分割窗口的5秒flash演示
( 将打开一个新窗口 )

Tasks界面

使用Tasks界面可以访问常用命令,例如生成网表建立报告等。

两个常用命令位于Tasks界面中:打开工程和编写SDC文件。其他命令在下面的文件夹中:

  • Netlist Setup
  • Reports
  • Macros

注释 : Tasks 界面中的每一命令都有等价的工具命令语言 (Tcl) 命令,命令运行时,显示在 Console 界面中。

打开工程,编写SDC文件

要打开 TimeQuest 分析器中的工程,双击 Open Project 任务。如果您从 Quartus II 软件 GUI 中启动 TimeQuest 分析器,工程将会自动打开。

TimeQuest 分析器读取最初的 Synopsys 设计约束 (SDC) 文件后,您可以从时序网表中增加或者去除约束。读取文件后,与 TimeQuest 分析器中的约束相比,最初的 SDC 文件过期。使用 Write SDC File 命令,生成最新的 SDC 文件,反映 TimeQuest 分析器中约束的当前状态。

Netlist Setup文件夹

Netlist Setup 文件夹中的任务用于为时序分析建立时序网表。表 1 列出了这一文件夹中的三个任务。

表 1. Netlist Setup 文件夹命令

Netlist Setup任务

说明

Create Timing Netlist

生成一个网表, TimeQuest 分析器使用该网表进行静态时序分析。该网表仅供 TimeQuest 分析器进行时序分析。 (1)

Read SDC File

对时序网表进行约束。默认情况下, Read SDC File 命令读取 <current revision>.sdc 文件。 (2)

Update Timing Netlist

输入约束后,更新时序网表。如果设计增加或者去掉任何的约束,则使用该命令。

注释 :

•  在采用TimeQuest时序分析器进行静态时序分析前,总是建立一个时序网表。

•  使用read_sdc命令,读取与当前设计版本不相关的SDC文件。

Reports文件夹

Reports文件夹中的命令生成静态时序分析结果的时序总结报告。表2总结了该文件夹中的9条命令。

表 2. Reports 文件夹命令

Report 任务

说明

Report Setup Summary

产生设计中所有时钟的时钟建立总结报告。

Report Hold Summary

产生设计中所有时钟的时钟保持总结报告。

Report Recovery Summary

产生设计中所有时钟的恢复总结报告。

Report Removal Summary

产生设计中所有时钟的消除总结报告。

Report Clocks

产生设计中所有生成时钟的总结报告。

Report Clock transfers

产生设计中探测到的所有时钟传送的总结报告。

Report Minimum Pulse Width

产生设计中所有最小脉冲宽度的总结报告。

Report SDC

产生从 SDC 文件中读取的约束的总结报告。

Report Unconstrained Paths

产生设计中所有未约束通路的总结报告。

Macros文件夹

Macros文件夹中的命令执行TimeQuest分析器工具包中提供的定制任务。表3列出了这些命令。

表3. Macros文件夹命令

Macro任务

说明

Report All Summaries

运行 Report Setup Summary 、 Report Hold Summary 、 Report Recovery Summary 、 Report Removal Summary 和 Minimum Pulse Width 命令,产生所有的总结报告。

Report Top Failing Paths

产生的报告含有最失败路径的列表。

Create All Clock Histograms

运行Create Slack Histogram命令,产生设计中所有时钟的时钟直方图。

Console界面

Console 界面既是 TimeQuest 分析器的消息中心,同时又是交互式 Tcl 。它含有两个标签: Console 标签和 History 标签。这一界面中显示所有消息 ( 例如信息和告警消息 ) 。

Console 标签使您能够输入并运行 SDC 和 Tcl 命令。它还显示您在 Tasks 界面中运行的所有等价 Tcl 命令。

History 标签记录您运行的所有 SDC 和 Tcl 命令。

注释 : 如果要在时序网表更新后运行 History 标签中的命令,右键单击命令,点击 Re-run 。

您可以从 Console 和 History 标签中复制 Tcl 命令,直接生成 Tcl 脚本,进行时序分析。

Report界面

使用 Report 界面来访问 Tasks 界面中生成的所有报告,以及所有的定制报告命令。在 Report 界面中选择了一个报告后,它显示在 View 界面的激活窗口中。

注释 : 如果报告相对于当前的约束已经过期,该报告旁边将显示 “?” 图标。

Constraints菜单

您可以使用 Constraints 菜单来访问常用的约束、排除和命令。 Constraints 菜单中含有以下命令;

  • Create Clock
  • Create Generated Clock
  • Set Clock Latency
  • Set Clock Uncertainty
  • Remove Clock

例如,您可以使用 Create Clock 对话框,在设计中建立时钟。图 7 所示为 Create Clock 对话框。

图7. Create Clock对话框

图 7. Create Clock 对话框

以下命令指定时序排除, Constraints 菜单也提供这些命令:

  • Set False Path
  • Set Multicycle Path
  • Set Maximum Delay
  • Set Minimum Delay

所有用于从命令中指定时序约束或者排除的对话框都有一个 SDC 命令域。该命令域含有单击 OK 时运行的 SDC 文件约束。

注释 : TimeQuest 用户界面中产生的所有命令和约束都在 Console 界面中有回应。

Constraints 菜单命令规定的约束不会自动保存在当前 SDC 文件中,您必须运行 Write SDC File 命令来保存您的约束。 TimeQuest 分析器中的 Constraints 菜单提供下面的 SDC 命令:

  • Generate SDC File from QSF
  • Read SDC File
  • Write SDC File

QSF 命令的 Generate SDC File 运行 Tcl 基本,将 QSF 文件格式的标准时序分析器约束转换为 TimeQuest 分析器的 SDC 文件格式。该命令生成文件 <current revision>.sdc 。

Name Finder

使用 TimeQuest 分析器 GUI 中的 Name Finder 对话框来选择约束或者排除的目标。 Name Finder 使您能够规定收集、滤除和滤除选项。 Name Finder 对话框的收集域使您能够规定要选择的名称类型。要选择类型,在 Collection 列表中,选择所需的收集应用程序接口 (API) ,包括:

  • get_cells
  • get_clocks
  • get_keepers
  • get_nets
  • get_nodes
  • get_pins
  • get_ports
  • get_registers

注释 : 关于各种收集 API 的详细信息,请参考 Collections 。

在 Filter 域中,根据自己的标准 ( 包括通配符 ) 来滤除名称。您可以使用下面的滤除选项来进一步精简结果:

  • Case-insensitive
  • Hierarchical
  • Compatibility mode

Name Finder 对话框还提供一个 SDC 命令域,显示当前选择的名称搜索命令。您可以从这一命令域中复制数值,用于其他的约束目标域。图 8 所示为 Name Finder 对话框。

图8. Name Finder对话框

8. Name Finder 对话框

给本页评分


  • 产品
    • Quartus II
      • 基础设计流程
        • Create Project
        • Make Assignments
        • Compile Designs
        • Analyze Results
        • Modify Settings
        • Assign Pins
    • SOPC Builder
    • MAX+PLUS II
    • ModelSim-Altera
  • 资源中心
    • 简介
    • 安装&许可
    • 脚本
    • 电路板设计& I/O
    • 网表阅读器 & 综合
    • 编译增强特性
    • 优化
    • 功耗管理
    • TimeQuest时序分析器
      • 时钟分析
      • 排除
      • 收集
      • GUI特性
    • 标准时序分析器
    • 仿真 & 确认
    • 片内调试
    • HardCopy设计
  • 软件资源
    • 操作系统支持
    • 驱动安装
  • 下载与许可
    • 下载
    • 许可
      • 许可FAQ
  • Quartus II EDA 支持
    • Quartus II 接口
    • 综合工具
      • Design Compiler
      • DC FPGA
      • FPGA Compiler II
      • LeonardoSpectrum
      • Precision RTL Synthesis
      • Synplify
    • 仿真工具
      • Aldec Active-HDL
      • ModelSim
      • NCSim
      • VCS MX
      • VSS
    • 验证工具
      • Incisive Conformal
    • 时序分析工具
      • PrimeTime
    • 再综合工具
      • PALACE
      • Precision Synthesis
      • Synplify Premier
    • 电路板级工具
      • TAU
      • FPGA Xchange Format
      • DxParts PartMiner edaXML
      • HSPICE Simulation
      • IBIS
  • 老版软件EDA支持
    • 供应商类
    • 工具类
    • 功能类
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻