最新的数字信号处理（DSP）应用要求系统体系结构能够满足性能、灵活性和可升级性等多种需求。Altera Code:DSP 方案提供器件、工具、IP内核和开发平台，帮助开发人员实现FPGA协处理器设计，以满足这些需求（请参考新闻发布：Altera发布DSP协处理套件）。
采用FPGA协处理器，立即提高性能
与仅采用DSP处理器的传统应用相比，基于Stratix® II 或者 CycloneTM II器件的FPGA协处理器能够将系统性能提升一个数量级以上。FPGA协处理器由于其内在的并行特性，可以卸载DSP处理器，以很高的效率实现DSP算法中计算量较大的模块。这非常适合视频和图像处理以及高速数字通信 等对DSP性能要求越来越高的新兴应用。
图1和图2是两个将高性能DSP作为部分FPGA协处理器实现的例子。图1所示为WiMAX（802.16d/e）系统，其前向纠错（FEC）基带处理任务卸载给FPGA协处理器来实现。在图2的高清晰H.264视频解码系统中，FPGA实现了移动估算、熵编码和分块滤波器，而算法的其他部分仍然由DSP完成。
图1. WiMAX基带处理使用FPGA协处理器
图2. 高清晰H.264解码使用FPGA协处理器
可直接使用的FPGA协处理器IP
Altera使FPGA协处理器技术能够应用于当今所有的高性能领域，作为预测试IP模块实现标准协处理器，开发人员可以针对自己的应用来定制开发这些模块。Altera的DSP IP内核提供经过预先设计、预先优化、灵活的算法组件，经过参数化处理后可直接集成到系统结构中。
图3. DSP和FPGA协同DSP开发流程
FPGA协处理器设计集成
可以采用TI DSP的德州仪器（TI）Code Composer Studio、DSP Builder、Altera基于The MathWorks业界一流MATLAB和Simulink的数据流体系结构等标准开发工具来迅速开发FPGA协处理器（参见图3）。一旦建立了协处理器体系结构后，可以将其输出至Altera的SOPC Builder系统开发工具，进一步集成到系统总体结构中，如图4所示。此外，Altera及其合作伙伴还为验证设计FPGA协处理器提供了多种开发平台。
图4. 采用FPGA的DSP系统集成
