借助Altera的DSP Builder技术，使用业界标准The MathWorks/Simulink工具，您在几分钟内便可以完成从系统定义/仿真到系统实现。
DSP Builder信号编译器模块读取由DSP Builder和MegaCore® 模块构建的Simulink模型文件(.mdl)，为综合、硬件实现以及仿真生成VHDL文件和工具命令语言(Tcl)脚本。
使用DSP Builder的DSP设计实现流程如图1所示。
图1. DSP Builder设计流程
Altera和The Mathworks密切协作，确保您在使用Simulink时能够充分发挥Altera® FPGA的价格/性能优势，它是The MathWorks业界一流的基于模型的设计工具。
Altera的Simulink至FPGA综合技术在业界独树一帜，现在支持Simulink设计表征时序驱动综合。
该技术使您能够第一次自动生成基于高级Simulink设计描述的时序最佳寄存器传送级(RTL)代码。借助这一新的DSP Builder特性，您可以在几分钟内实现高性能设计，接近峰值FPGA性能。这大大提高了效能，而其他技术则需要几小时甚至几天的时间，来手动优化HDL代码。了解详细信息，请参考高级模块集DSP Builder库。
Altera IP MegaStoreTM 网站提供DSP知识产权(IP)的全面介绍，它结合了DSP Builder和IP评估流程。人们对Altera DSP的评论
“借助DSP Builder第二代基于模型的综合技术，客户可以选择使用Simulink作为高性能DSP设计的建模、仿真和实现环境。该技术大大提高了设计人员在Altera FPGA上实现DSP的效率。”
Ken Karnofsky
信号处理和通信营销总监
The MathWorks
相关文档
- DSP Builder用户指南 (PDF)
- DSP Builder参考手册 (PDF)
- DSP Builder高级模块集用户指南 (PDF)
- DSP Builder高级模块集参考手册 (PDF)
- DSP设计流程指南(PDF)
- DSP Builde发布声明和勘误 (PDF)
- 版本历史和软件要求
