提升系统性能
Altera的Nios® II 处理器使您能够充分利用FPGA内在的并行优势，实现高级系统性能。多个处理器可以同时执行代码，而硬件加速器也能够同时卸载大计算量算法。不需要重新设计电路板或者手动优化汇编程序，便能够在产品生命周期的任何阶段更新嵌入式系统的性能。
有多种方式来更新系统性能：
软核处理器
从三种代码兼容的软核处理器中进行选择：一种实现最佳系统性能(参见图1)，一种在最小逻辑占用上进行了优化，最后一种在二者之间达到平衡。这些内核很容易被配置为乘法器、用户专用高速缓存、定制指令以及硬件调试逻辑等，以适应您的特殊性能要求。
图1. Nios II 处理器内核性能
定制指令
在Nios II 处理器指令集中加入定制指令来加速对时间要求较高的软件算法。您可以在每一处理器内核中加入256条定制指令，从而减少了数值计算、位操作以及其他复杂处理算法所需的时钟周期数(参见图2)。
图 2. 定制指令逻辑
Seventech
“ Altera的Cyclone FPGA和Nios II 处理器相结合是我们Merlin嵌入式工业控制器中图像和音频处理的理想选择。这是我们的首款 FPGA 软核微处理器设计，我们发现 Nios II 开发环境使用方便，非常强大，我们在不到6个月的时间里就完成了项目。我们能够为Nios II 处理器开发定制指令，从而超越了传统嵌入式体系结构的局限，为客户提供独一无二的解决方案。”
Salvo De Luca
硬件和HDL主管设计师
了解客户是怎样使用Nios II处理器的
硬件加速器
将C语言子程序转换为硬件加速器，自动加速软件实现，不用提高时钟频率和功耗便能够提升性能。使用Nios II C语言至硬件(C2H)加速编译器，简单地“右键单击加速”性能关键的功能，从而不用手动生成Verilog或者VHDL加速器，节省了时间和投入(参见图3)。
图3硬件加速实例
可配置高速缓冲和紧耦合存储器
调整处理器指令或者数据缓冲的大小，以满足您应用的性能要求。为了能够快速访问经常使用的例程，加入了4个紧耦合存储器，避免了缓存丢失的代价，实现了类似缓存的访问功能。
多处理器系统
使用多处理器来调整系统性能，或者将软件划分成更简单、更小的任务，更易于编写、调试和维护。Nios II 嵌入式设计包(EDS)以及来自业界一流嵌入式软件供应商的工具支持多处理器应用程序的开发和调试。Nios II 处理器结合Stratix® 系列FPGA等高密度器件和HardCopy® 结构化ASIC，是建立高性能多处理器系统的理想平台(参见图 4)。
图4. 多处理器实例
宽带系统互联
Altera的SOPC Builder系统设计软件利用FPGA的内在并行能力，帮助您生成大吞吐量系统。系统互联架构是全交换的，主机和从机之间的专用互联支持多路同时操作，而没有传统总线体系结构的仲裁瓶颈。利用智能直接存储器访问(DMA)通道来减轻您的处理器负荷。
其他优势
相关链接
|
文档资料
> 
