强大的开发工具，提高了效能
目前的设计周期越来越短，任何能够提高效能的手段都有可能带来丰厚的利润，赢得市场份额，获得竞争优势。 Altera 强大的开发工具帮助您迅速进行原型设计，开发并实现嵌入式系统，缩短了产品面市时间，同时延长了产品在市时间。
利用Altera的开发工具和FPGA设计流程，可以同时进行硬件和软件开发，大大节省了开发时间(参见图1)。
图1. 并行设计流程缩短了产品面市时间
硬件效能工具
- 系统级集成—— 在单片FPGA中集成您的整个嵌入式系统。这有助于降低材料(BOM)成本，简化电路板设计，避免了令人头痛的元件问题，例如较长的供货时间、处理器或者元件是否合格以及元件第二来源等。
- 随时加入特性 ——迅速适应新特性要求或者多变的市场需求，避免进度失控或者重新设计电路板。在开发周期的任何阶段，您都可以利用Altera的SOPC Builder系统级设计软件来轻松加入外设和通信通道，提升性能。详细了解 SOPC Builder。
- 迅速生成硬件 ——利用 Altera Quartus® II 设计软件的渐进式编译等 FPGA 工具来缩短硬件生成时间。 详细了解渐进式编译 。
- 强大的片内调试—— 利用 Altera 的 SignalTap® II 嵌入式逻辑分析器，从深埋在 FPGA 中的节点上采集并分析信号，加速硬件调试。您还可以使用 SignalTap II 嵌入式逻辑分析器中的 Nios® II 处理器插件来查看软件调试期间的实时信号行为。 详细了解 SignalTap II 嵌入式逻辑分析器 。
- 实现大批量 ASIC 的快速途径 ——通过 Altera 独特的 HardCopy® II 结构化 ASIC 解决方案 ，实现量产，降低产品成本。一旦完成Altera® FPGA设计后，您可以在几个星期内将其移植为结构化 ASIC 。
软件效能工具
- 自动 BSP 生成 ——利用自动生成的电路板支持包 (BSP) 加速软件开发，它包括全套外设器件驱动器和系统库。 了解软件驱动器 。
- 参考软件模板 ——利用预构建的软件设计作为嵌入式应用的模板，例如实时操作系统、文件系统和以太网设计等。 详细了解软件工程模板 。
- 验证和确认 ——使用 Nios II 嵌入式设计包中的全脚本 命令行设计流程 (PDF) ，通过自动恢复测试简化验证和确认过程。
- 多处理器简化软件实现 ——将较大的设计划分成简单的小分区，在多个处理器上运行，实现并行设计。构建可重复使用的代码，更容易编写、调试和维护。参考Jack G. Ganssle的文章“增加 CPU 来降低软件成本”。
- 自动硬件加速 ——将对时间要求较高的功能转换为硬件，加速其实现。使用 Nios II C 语言至硬件加速 (C2H) 编译器，简单地右键单击来加速 ANSI C 子程序。
加速您的学习过程
- 开发工具 ——下载完整的 Nios II 处理器设计工具和知识产权(IP)内核，立即启动设计。马上下载。
- 开发套件 ——采用我们的低成本开发套件之一，加速您的设计实现。
- 参考设计 ——反复使用大量的预构建嵌入式参考设计之一，作为您自己应用的模板。详细了解设计实例。
- 培训 ——通过几次深入的在线培训学习、由教师指导的培训课程以及教程，迅速掌握怎样使用 Altera 工具。详细了解培训。
其他优势
相关链接
|
文档资料
> 
