Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Altera的10G以太网XAUI 解决方案

主页 > 技术中心 > 收发器 > 10G以太网XAUI

Altera为各类使用XAUI (10GBase-X和XGXS)接口协议的芯片至芯片、背板和电缆应用提供全套的IEEE 802.3ae-2002以太网标准兼容介质访问控制器(MAC)和基于PHY FPGA或者基于HardCopy® ASIC的解决方案。XAUI解决方案包括集成了收发器的Altera®器件、开发套件、Altera和MorethanIP的知识产权(IP)、辅助资料和测试数据。解决方案能够简单迅速地实现协议,从而降低了设计风险,缩短了开发时间,使您能够将精力集中在系统设计的核心功能上。

Stratix® V (GX和GT)、Stratix IV (GX和GT)、Cyclone® IV GX (EPC4GX50 和更大的器件), Stratix II GX以及Arria® 系列FPGA和HardCopy IV GX ASIC为高性能应用提供全集成XAUI解决方案。这一解决方案符合IEEE 802.3ae标准要求,成功通过了新罕布什尔州大学通用性实验室(UNH-IOL)的测试和认证。它利用了内置收发器在一个器件中实现XAUI协议。表1简要介绍了全面的XAUI解决方案。

表1. 全面的XAUI解决方案
解决方案 说明

收发器

排列在模块中的集成XAUI兼容收发器

支持的数据速率

3.125 Gbps,3.75 Gbps

Altera IP参考设计

Altera万兆以太网参考设计

合作伙伴IP内核

MorethanIP万兆以太网IP内核

开发板

Stratix II GX版PCI Express开发套件
Stratix IV GX FPGA 开发套件
Arria II GX FPGA 开发套件 

参考设计 万兆以太网硬件演示参考设计
万兆以太网回环参考设计 

UNH XAUI测试和通用性报告

请联系您当地的Altera销售代表

XAUI特征报告

请联系您当地的Altera销售代表

技术背景

Altera的Stratix V (GX和GT)、Stratix IV (GX和GT)、Cyclone IV GX, Stratix II GX、Arria系列以及HardCopy IV GX器件带有内置收发器,为XAUI接口的实现提供专用模式,可以在单个器件中集成多个万兆以太网PHY和MAC。在收发器中嵌入了专用速率匹配和时钟补偿FIFO缓冲、8B/10B编码器和解码器、字对齐功能等,所有这些功能都由专用XAUI状态机进行控制。每一组四通道还内置了通道对齐电路,以减小XAUI接口从XAUI源到宿的偏移。图1所示为集成了物理编码子层(PCS)的万兆以太网MAC结构图,它可以连接各种10-Gbps PHY器件和可插拔模块。

图1. 集成了PCS和PMA (PHY) 的万兆以太网MAC结构图

Figure 1. 10G Ethernet MAC with integrated PCS Block Diagrams

注释:

  1. SPI = 串行外设接口
  2. SFP = 小外形封装可插拔模块
  3. MDIO = 可选管理数据接口
  4. XFP = 万兆小外形封装可插拔模块
  5. XFI = 10-Gbps串行电接口
  6. SFP+ = 每秒8.5-Gigabit和万兆小外形封装可插拔模块
  7. SFI =  SFP+高速串行电接口

Stratix V (GX和GT)、Stratix IV (GX和GT)、Cyclone IV GX (EP4CGX50 和更大的器件)、HardCopy IV GX、Arria II GX、Stratix II GX以及Arria GX器件中的收发器模块符合所有的IEEE 802.3ae规范,包括没有预加重时小于0.35单位间隔(UI)的抖动发生,以及最大峰峰值大于0.60 UI的抖动容限。收发器模块符合IEEE 802.3正弦抖动容限模板要求。万兆以太网3.125-Gbps x4通道单向数据传送速率符合IEEE 802.3ae XAUI对物理层器件和上层器件链接的定义。

XAUI收发器模块提供156.25-MHz输入参考时钟和并行接口,带有4通道时钟数据恢复(CDR)接收器和4通道收发器阵列,以及交流耦合差分接口和差分PCML驱动电路。收发器模块还采用了1:16串化器/解串器(SERDES),具有16:20变速箱、8B/10B编码和通路对齐功能。收发器可提供500%的预加重和高达17-dB的均衡,以补偿高频损耗。

Altera提供一系列硬件成熟的万兆MAC内核,内置支持XGMII、XAUI、XSBI (64B/66B PCS层)接口和OC-192。还为流控制、MII管理、基于地址的滤除,以及RMON和SNMP统计计数器提供内置支持。万兆以太网MAC层和协调子层内核符合IEEE 802.3ae规范,支持多种增强定制交换架构,实现Altera带有3.125-Gbps串行收发器的器件与多个万兆以太网交换器件的直接连接。

Altera是第一家提供多个千兆以太网和万兆以太网PCI Express主机适配卡开发套件的FPGA供应商。名为Stratix IV GX开发套件的主机总线适配器采用了Altera的Stratix IV GX EP4SGX230 FPGA,36个多千兆位收发器加速了使用万兆以太网技术的网络和存储应用的融合。

以太网是目前为止最流行的LAN技术,已经扩展到了城域网和WAN,也是主要的固网协议。它从同轴电缆1-MHz共享介质信号技术发展到现在可运行在各类介质上、速率高达10 Gbps的技术。Altera的万兆以太网解决方案可以帮助前沿的网络开发实现一流的性能。

给本页评分


  • 协议解决方案
    • 所有协议
    • PCI Express (PCIe)
    • PCI Express (PCIe) Hard IP
    • RapidIO
    • SerialLite II
    • Basic Mode
  • 通信
    • 40G/100G
    • CEI-6G
    • Interlaken
    • 10G以太网XAUI
    • HiGig
    • GPON
    • SFI-5
    • 千兆以太网
    • SGMII
    • SPI-4.2
    • SDH/SONET
    • CPRI
    • OBSAI
  • 计算
    • Fibre Channel
    • HyperTransport
  • 广播
    • 视频串行数字接口(SDI)
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻