HyperTransport 技术

HyperTransport™ 技术是一种高速协议，用于计算机、移动计算机、服务器、通信系统、网络设备和嵌入式设备的外设互连，能够提供最大128-Gbyte/秒的总带宽，可采用2、4、8、16或32位总线进行配置。该技术可桥接多种处理器与其连接的外设，有助于减少系统中的总线数量，使多任务系统具有更大的可伸缩性。它与已有PCI技术软件兼容。

图1. HyperTransport拓扑

Altera提供可靠的8位HyperTransport内核，它可以在Stratix^®系列器件中实现，包括某些收发器型号产品。500 MHz DDR链路总吞吐量高达16-Gbps。独立的缓冲虚拟通道防止了系统停机，提高了系统总效率。IP工具台和MegaWizardTM插件对内核进行定制，从而简化了系统设计，缩短了设计时间。

Stratix V GX FPGA、Stratix IV GX FPGA、HardCopy^® V ASIC和HardCopy IV GX ASIC包括专用电路，支持HyperTransport 1.0和3.0标准，数据速率高达3.2 Gbps，总线宽度达到16位。

相关链接

器件

• Stratix V FPGA
• Stratix IV FPGA
• Stratix II FPGA
• Stratix FPGA
• HardCopy V ASIC
• HardCopy IV ASIC

特征报告

• 可以申请获得Stratix II特征报告；请联系您当地的Altera^®销售办事处。

协议标准

• HyperTransport联盟主页
• HyperTransport技术信息
• HyperTransport规范