Altera提供FPGA, CPLD和ASIC解决方案
  • 下载
  • 文档资料
  • 产品
    • 器件
    • 设计软件
    • IP
    • 开发套件/电缆
    • 设计和支持服务
    • 资料
  • 最终市场
    • 汽车
    • 广播
    • 计算机和存储
    • 消费类
    • 工业
    • 医疗
    • 军事和航空航天
    • 测试和测量
    • 无线通信
    • 有线通信
  • 技术中心
    • DSP
    • 外部存储器
    • 嵌入式处理
    • 收发器
    • 并行I/O
    • 信号完整性
    • 系统集成
  • 教育与活动
    • 培训中心
    • 大学计划
    • 网络研讨会和视频
    • 演示
    • 活动日程
  • 支持
    • 设计和支持资源指南
    • 知识数据库
    • 器件
    • 软件
    • IP
    • 开发套件和电缆
    • 设计范例
    • 参考设计
    • 下载
    • 用户社区和论坛
    • mySupport
  • 公司介绍
    • 关于我们
    • 客户成功案例
    • 合作伙伴
    • 新闻中心
    • 投资者关系
    • 保护环境
    • 职位招聘
    • 联系我们
  • 在线购买
    • 器件
    • 设计软件
    • 开发和教育套件
    • 电缆和可编程硬件
    • IP
  • 全部页面
  • 产品型号
  • 知识数据库
  • 支持&技术资料
  • 论坛 & Wiki

Interlaken

主页 > 技术中心 > 收发器 > Interlaken

Interlaken is a scalable, chip-to-chip interconnect protocol designed to enable transmission speeds from 10 to 100 Gbps and beyond. Using the latest transceiver technology and a flexible protocol layer, Interlaken minimizes the pin and power overhead of chip-to-chip interconnects and provides a scalable solution that can be used throughout an entire system. The scalability comes from Interlaken’s ability to run over a variable number of lanes with no inherent limit on the data rate per lane.

Addressing the shortcomings of existing chip-to-chip protocols, Interlaken combines the channelization and flow control attributes of SPI4.2 with the long reach and low pin count requirements of XAUI. Bundles of serial links create logical chip-to-chip connections with multiple channels, backpressure capability, cyclic redundancy check (CRC)-based data integrity checking, and flexible lane configuration.

Altera’s high-speed devices (see Table 1), used in conjunction with an Interlaken intellectual property (IP) core optimized for FPGAs, provide an ideal platform on which to implement one or more Interlaken interfaces.

Table 1. Device Support for Interlaken
Device Channels/Data Rate (Gbps)
Stratix® IV GT FPGAs Up to 24 channels at up to 11.3 Gbps and up to 24 additional channels at up to 6.5 Gbps
Stratix IV GX FPGAs Up to 32 channels at rates up to 8.5 Gbps, and up to 16 additional channels at rates up to 3.2 Gbps
HardCopy® IV GX ASICs Up to 16 channels at rates up to 6.5+ Gbps, and up to 8 additional channels at rates up to 3.2 Gbps
Stratix II GX FPGAs Up to 20 channels at 6.375 Gbps

Sarance's Interlaken IP (IIPC) core is a highly efficient implementation of Interlaken. The IIPC core is available today for use with Stratix IV series FPGAs. The Stratix IV series FPGA implementation is specifically optimized to take advantage of the advanced structures available in modern FPGAs. Sarance's IIPC core supports 10, 40, and 100 Gbps, with any number of transceiver lanes. Each core is fully compliant to the Interlaken revision 1.1 specifications and provides a cost effective, risk free, and quick time-to-market solution.

Related links

Devices

  • Stratix IV FPGAs
  • HardCopy IV ASICs
  • Stratix II GX FPGAs

Solutions

  • 40/100G solutions
  • Sarance Interlaken Protocol FPGA IP Core (PDF)
  • Protocol Bridges

Protocol standard

  • Interlaken Alliance
给本页评分


  • 协议解决方案
    • 所有协议
    • PCI Express (PCIe)
    • PCI Express (PCIe) Hard IP
    • RapidIO
    • SerialLite II
    • Basic Mode
  • 通信
    • 40G/100G
    • CEI-6G
    • Interlaken
    • 10G以太网XAUI
    • HiGig
    • GPON
    • SFI-5
    • 千兆以太网
    • SGMII
    • SPI-4.2
    • SDH/SONET
    • CPRI
    • OBSAI
  • 计算
    • Fibre Channel
    • HyperTransport
  • 广播
    • 视频串行数字接口(SDI)
    请填写反馈意见
    产品 | 最终市场 | 技术中心 | 教育与活动 | 支持 | 公司介绍 | 在线购买
    联系我们 | 站点帮助 | 网站导航 | 个人信息 | 法律申明
    Copyright © 1995-2010 Altera International Limited. 版权所有
    Altera Forum
    Altera
    论坛
    RSS
    RSS
    Flickr
    Flickr
    Email Updates
    电邮新闻