系统数据包接口等级4、部分2（SPI-4.2）协议（也称作POS-PHY等级4，或PL4）不断得到业内的广泛认可，成为多吉比特应用中物理层（PHY）和链路层器件之间数据包和信元传送的标准接口，这些应用包括异步传送模式（ATM）和在SONET/SDH（STS-192/STM-64）上传送数据包、万兆以太网以及多通道千兆以太网等。
图1. SPI-4.2拓扑
注释：
- CDR＝时钟数据恢复
- SERDES＝串化器/解串器
- POS＝在SONET上传送数据包
Altera®解决方案具有最大的灵活性，支持单端口和多端口配置，各种FIFO大小和结构可实现共享或独立缓冲，同时支持各种数据总线宽度。多种突发容量、“接近清空”FIFO标志以及连续突发模式支持等功能可实现最佳的特定应用。AtlanticTM总线接口不必采用胶合逻辑便可方便实现与其他知识产权（IP）模块的互连，IP Toolbench和MegaWizard® Plug-Ins可在系统设计期间，轻松实现内核定制，缩短设计时间。
通过在StratixTM GX器件中对速率高达1 Gbps SPI-4.2的支持，Altera不但能够以足够的余量或者在价格便宜的低速率等级器件上实现主流数据速率应用，对于前沿的、定位于未来的设计，还可以采用当前的技术来实现。在目前的速率等级上，斜移管理成为主要问题。Stratix GX FPGA是第一款具有嵌入式去斜移电路——动态相位调整（DPA）的FPGA，支持高达1 Gbps的数据传送。通过嵌入该功能，设计人员可充分展现DPA的优点，而无需为其分配FPGA逻辑资源。
相关链接
Megafunctions- POS-PHY Level 4 MegaCore® Function
- POS-PHY Level 4 MegaCore Optimization for the Intel IXP2800 Network Processor White Paper (PDF)
- AN 335: POS-PHY Level 4 MegaCore Function v2.1.0 Wrapper Features (PDF)
- Stratix II GX Device Family
- Stratix II Device Family
- Stratix GX Device Family
- Stratix Device Family
- System Packet Interface Level 4 (SPI-4) Phase 2
- Stratix GX Source-Synchronous Signaling
- Advantages of the Embedded DPA Circuitry in Stratix GX Devices White Paper (PDF)
- Stratix GX Source-Synchronous Protocols
- High-Speed Development Kit, Stratix GX Edition
- AN 180: POS-PHY Level 4—POS-PHY Level 3 Bridge Reference Design (PDF)
- POS-PHY Level 4—POS-PHY Level 3 Bridge Reference Design
- AN 227: SPI-4.2 Interoperability with the Intel IXF1110 in Stratix GX Devices (PDF)
- AN 228: SPI-4.2 Interoperability with PMC-Sierra XENON Family in Stratix GX Devices (PDF)
- SPI-4.2 Characterization Report available upon request; contact your local Altera Sales Office
