Arria® II GX FPGA、Stratix® IV GX以及Stratix IV GT FPGA和HardCopy® IV GX ASIC具有特殊的数字功能，为背板、线路卡和芯片至芯片应用使用的多种关键协议提供物理编码子层(PCS)功能。
物理编码子层模块
收发器中的PCS模块含有特殊硬核逻辑，简化了协议的实现。图1显示了Stratix IV GX、Stratix IV GT、Arria II GX和HardCopy IV GX器件的PCS体系结构图。这些数字模块为增强对协议的支持而进行了优化，减少了在器件中实现协议物理层所需要的资源，同时保持了低功耗解决方案。
图1. Stratix IV GX、Stratix IV GT、Arria II GX和HardCopy IV GX器件的PCS体系结构
PCS模块实现了高速协议的数字部分。PCS模块结合软核知识产权(IP)，实现了符合标准、完整的高速接口。PCS含有专用状态机，支持流行的主流协议，例如PCI Express、GbE和XAU等，降低了实现协议所需要的功耗。
收发器中的每个模块具有很强的可配置性，支持工业标准和定制专用协议。Quartus® II 开发工具简化了收发器的实现。工具自动配置收发器PCS模块，支持所选择的协议，加速了协议的实现，降低了设计风险。Quartus II软件还为专用和非标准协议提供基本配置模式。
内置自测试(BIST)
BIST为收发器提供强大的诊断功能。它包括伪随机二进制序列(PRBS)等码型发生器和检查器。BIST还具有四种回环配置功能，可以用于系统诊断，检查FPGA内置收发器的物理介质附加(PMA)子层和PCS，或者同时检查PMA和PCS层。
