Arria II GX FPGA外部存储器

Arria^® II GX FPGA I/O支持多种外部存储器接口，例如DDR3、DDR2、DDR、SDR SDRAM和QDRII SRAM等。表1中列出的每一存储器标准都由新的自校准数据通路提供支持，该通路以ALTMEMPHY宏功能的形式提供，消除了工艺差异的影响，补偿了电压和温度的变化，从而将数据速率提高到600 Mbps，使您能够轻松达到时序逼近。Arria II GX I/O结构基于成功的Cyclone^® III I/O结构。因此，表2中列出的很多Cyclone III FPGA参考文档也适用于Arria II GX FPGA。

表1. Arria II GX FPGA为外部存储器接口提供的最大时钟速率支持
存储器类型	最大数据速率(每个引脚)	最大时钟频率
DDR3 SDRAM	600 Mbps	300 MHz
DDR2 SDRAM	600 Mbps	300 MHz
DDR SDRAM	400 Mbps	200 MHz
SDR SDRAM	300 Mbps	150 MHz
QDRII SRAM	500 Mbps	250 MHz

表2列出了在Arria II GX FPGA上构建外部存储器接口所需要的资源和技术资料。

表2. Arria II GX FPGA外部存储器资源
资料	说明
入门
AN 552：使用Arria II GX器件中的DDR & DDR2 SDRAM接口 (PDF)	介绍Arria II GX FPGA典型的DDR和DDR2 SDRAM存储器接口设计流程。还提供每一设计步骤的相关资料链接。
器件选择
为您的系统选择合适的高速存储器技术(PDF)	介绍怎样为您的应用选择合适的存储器。
Arria II GX器件中的外部存储器接口(PDF)	介绍DDR存储器接口引脚、DQS相移电路和DDR寄存器等器件内部功能。
IP/宏功能用户指南
DDR/DDR2 SDRAM高性能控制器用户指南(PDF)	介绍控制器接口以及使用MegaWizardTM插件管理器和ALTMEMPHY的设计流程。
ALTMEMPHY宏功能用户指南(PDF)	介绍ALTMEMPHY宏功能，以及怎样连接Altera的DDR、DDR2 SDRAM高性能控制器和第三方控制器。
IP MegaStoreTM网页	网页链接Altera及其合作伙伴提供的不同知识产权(IP)内核。您可以利用该网页来搜索您感兴趣的IP。
时序分析
AN 438：在Arria II GX器件中约束并分析外部存储器接口的时序 (PDF)	介绍Arria II GX设计中ALTMEMPHY宏功能使用的各种时序相关通路、约束和分析。
TimeQuest时序分析器 (PDF)	了解TimeQuest时序分析器的特性，怎样通过SDC命令来约束设计。
TimeQuest资源	提供详细了解TimeQuest时序分析器的链接和资源。
模型和电路板设计指南
AN 444：双DIMM DDR2 SDRAM存储器接口设计指南 (PDF)	开发双DIMM DDR2 SDRAM存储器接口设计指南。
AN 408：DDR2存储器接口匹配、驱动能力、装入和设计布板指南(PDF)	对Arria II GX FPGA的DDR2存储器接口匹配方案提出的建议。
电路板设计指南解决方案中心	网页提供了Altera^®器件电路板设计相关资源。
HSPICE模型	网页列出了Altera器件的所有HSPICE模型。
IBIS模型	网页列出了Altera器件的所有IBIS模型。

给本页评分

Arria II GX FPGA外部存储器资源