Stratix® IV FPGA I/O结构基于成功的Stratix III FPGA I/O结构，继承了其成熟的高性能体系结构。出于这一原因，下面的Stratix III参考文档也可以直接应用于Stratix IV FPGA。I/O结构本身适用于和现有以及新兴外部存储器标准的连接(请参考表1)。
| 表 1. Stratix IV FPGA 外部存储器接口最大时钟速率支持 | ||
| 存储器类型 | 最大数据速率 ( 每引脚 ) | 最大时钟频率 |
|---|---|---|
| DDR3 SDRAM | 1,067 Mbps | 533 MHz |
| DDR2 SDRAM | 800 Mbps | 400 MHz |
| DDR SDRAM | 400 Mbps | 200 MHz |
| RLDRAM II | 800 Mbps | 400 MHz |
| QDRII+ SRAM | 1,400 Mbps | 350 MHz |
| QDRII SRAM | 1,400 Mbps | 350 MHz |
表 2 列出了在 Stratix IV FPGA 上构建外部存储器接口需要的资源和技术资料。
表 2. Stratix IV FPGA 外部存储器资源 |
||
资料 |
说明 |
|
入门 |
||
外部存储器接口包括DDR、DDR2、DDR3、QDR II/+和RLDRAM II，为采用了FPGA的很多终端系统提供高速缓存或者数据存储空间。 |
||
该网页链接了Altera及其合作伙伴提供的各种知识产权(IP)内核。您还可以利用该网页搜索您感兴趣的IP。 |
||
该网页含有采用Altera产品开发外部存储器解决方案的设计实例。 |
||
该网页提供Altera®器件电路板设计的相关资源。 |
||
该网页列出了Altera器件的所有IBIS模型。 |
||
调试GUI的用户指南。 |
||
含有调试GUI的.zip文件。 |
||
提供详细了解TimeQuest时序分析器的链接和资源。 |
||
该页面提供Altera器件电路板设计的相关资源。 |
||
