存储器解决方案中心—QDRII SRAM
QDRII SRAM 器件采用独立的读写端口，提高了存储器带宽。 QDRII 体系结构有两个数据端口，每个时钟周期工作两次，每周期总共执行 4 条数据指令。其性能提高对宽带应用非常有利，例如查找表 (LUT) 的主内存、链接表以及控制器缓冲存储等。
QDRII 和 QDRII+ 器件比 QDR 器件有明显的优势，性能更好，缩短了数据验证时间，简化了数据采集过程，确保时钟速率和数据速率匹配，从总体上简化了设计。 QDR SRAM 网站 上提供关于 QDRII 器件优点的详细信息。
表 1 列出了 Altera® FPGA 所支持的 QDRII/QDRII+ SRAM 存储器接口性能。
表 1. Altera FPGA 支持的 QDRII/QDRII+ SRAM 存储器接口性能 |
器件 |
QDRII/QDRII+ SRAM 接口最佳性能 |
Stratix® III |
1.4 Gbps (1) (350 MHz) |
Stratix II |
1 Gbps (1) (250 MHz) |
Stratix II GX |
1 Gbps (1) (250 MHz) |
Stratix |
800 Mbps (200 MHz) |
Stratix GX |
800 Mbps (200 MHz) |
Cyclone® III |
667 Mbps (167 MHz) |
Cyclone II |
667 Mbps (167 MHz) |
注释：
技术文档
Altera提供的以下技术文档含有QDR和QDRII存储器接口的器件支持信息，如表2所示。
软件支持和工具
Altera提供表3列出的工具来帮助实现 QDRII 和 QDRII+ SRAM 存储器接口设计。
IP内核和参考设计
表 4 列出了 Altera 提供的 QDRII SRAM 控制器知识产权 (IP) 内核以及参考设计。
表 4. QDRII SRAM IP 内核和参考设计 |
控制器名称 |
免费评估 |
供应商 |
所支持的器件 |
QDRII SRAM 控制器 MegaCore® 功能 |
是 |
Altera |
Stratix III 、 Stratix II 、 Stratix II GX 、
Stratix 、 Stratix GX |
开发套件和硬件参考平台
表 5 列出了 Altera 提供的存储器硬件参考平台。同时还提供这些参考平台的 Gerber 文件、版图、匹配建议，以及信号完整性分析信息。
表 5. QDRII SRAM 开发套件和硬件参考平台 |
电路板名称 |
供应商 |
联系信息 |
QDRII SRAM Stratix 存储器参考平台 |
Altera |
联系 Altera 或者您当地的 Altera FAE |
QDRII SRAM供应商
相关链接
|
> 
