Arria II GX FPGA信号完整性中心

Arria^® II GX 40-nm FPGA的收发器具有同类最佳的抖动特性，解决了信号完整性设计难题。这些收发器的高级特性通过多抽头预加重、可编程VOD和片内匹配(参见表1)简化了PCB设计，补偿了难以避免的电路板损耗。其他的特性还包括增强Arria II GX FPGA管芯和封装，实现了优异的信号和电源完整性，提高了用户的灵活性。

图1. 40-nm，在3.75 Gbps时的眼图

Figure 1. 40-nm Eye Diagram at 3.75 Gbps per Second

特性	规范	优点
表1. 收发器Arria II GX FPGA的信号完整性
接收器均衡	7-dB 5级	实现了同类最佳的信号完整性，支持有损背板的3.75 Gbps工作。
可编程VOD	400 mV至 1,200 mV	使您能够为系统设计选择一级设置，满足协议标准。
预加重	3抽头	动态可编程3抽头发射器预加重，补偿前后符号间干扰(ISI)。
片内匹配	0，100差分	简化了电路板布板，不需要其他的PCB短走线。

预加重、均衡和VOD都是在Arria II GX FPGA中设置完成。这样，您可以在收发器工作时改变设置级，根据电路板在系统中的位置，很容易调整接口，修改设置，进行通用性测试。表2和表3重点介绍了Arria II GX FPGA在I/O和封装上的优点，以及高速差分信号。

表2. 实现最佳信号完整性的I/O和封装特性
特性	优点
8:1:1/2用户I/O，地和电源比	为每个I/O提供良好的返回通路，减小了环路电感和噪声。
慢摆率	减小了输出驱动器的上升/下降时间，降低了同时开关噪声(SSN)。
交叉输出延时控制	隔开同时开关输出(SSO)开关时间，降低了SSN噪声。
片内匹配	控制片内匹配，实现合适的线路终端匹配和阻抗匹配，有助于防止传输线反射。不需要外部匹配电阻，降低了系统成本，简化了PCB设计。
管芯去耦合	提供高频去耦合功能，抑制电源噪声。减少了外部PCB去耦电容的数量，降低了系统成本，简化了PCB设计。

表3. 高速差分信号
特性	优点
增强LVDS缓冲	包括可编程预加重和可编程VOD特性，补偿信号衰减。
动态相位对齐(DPA)	补偿电路板布板偏移，支持源同步I/O工作在较高的数据速率下，大大提高了PCB布板成功的概率。
软核CDR	接收器软核CDR电路支持带有嵌入式时钟的异步串行接口，数据速率高达1 Gbps。

Arria II GX FPGA信号完整性中心

相关链接