28-nm Stratix® V FPGA的收发器具有同类最佳的抖动和噪声隔离特性，简化了信号完整性设计。收发器中的高级功能简化了PCB设计。自适应线性均衡和判决反馈均衡(DFE)、多抽头预加重以及EyeQ眼图查看器(参见表1)等都有助于补偿难以避免的电路板损耗。其他还包括增强Stratix V FPGA管芯和封装特性，实现了优异的信号和电源完整性，大大提高了用户的灵活性(参见表2)。
即插即用信号完整性
Stratix系列FPGA是业界具有以下功能的唯一器件：
- 自动和连续监视器，为某些高速链路设置接收均衡器，获得最佳眼图(参见图1)。
- 提供即插即用信号完整性，正如这一视频的Stratix II GX FPGA所示。
我们的自适应散射补偿引擎(ADCE)技术以及热插拔功能支持您为系统中的所有卡槽只装入一个FPGA镜像。这减小了库存、特征和工厂测试成本。产品中的ADCE能够连续监视并补偿制造差异以及工艺、电压和温度(PVT)变化的影响。
| 表1.Stratix V收发器FPGA中的信号完整性 | ||
| 特性 | 规范 | 优点 |
|---|---|---|
EyeQ眼图查看器 |
32个水平步长64个垂直步长 |
|
可编程接收线性均衡 |
20-dB |
|
具有自动适应功能的DFE |
5抽头 |
有助于减小有损介质上的串扰(背板) |
电信号散射 |
补偿SFP+ |
完全兼容SFP+ (SR和LR)；不需要外部电信号散射补偿(EDC)芯片。 |
LC发射锁相环(PLL) |
3.25 Gbps – 12.5 Gbps；20 Gbps - 28 Gbps |
亚皮秒发射输出抖动有助于实现最佳眼图和系统误码率(BER)性能 |
预加重和可编程VOD |
3抽头和Vod = 400 mV至1,400 mV |
支持8,192预加重级别的动态可编程3抽头发射器预加重功能补偿前标和后标符号间干扰(ISI) |
片内稳压器 |
Tx，Rx PLL |
发射器和接收器PLL电荷泵管芯电源稳压器以及压控振荡器(VCO)实现了优异的噪声抑制功能 |
大幅度增强了I/O模块体系结构，提高了外部存储器总体性能。表2显示了Stratix V FPGA中成熟可靠的I/O和封装技术。
- 增强了I/O模块中的DDR读写通路所有的关键时序电路，以支持800 MHz的时序逼近。
- I/O包括片内动态匹配，以减少外部元件，降低反射。
- 片内电容(ODC)和封装去耦合(OPD)电容抑制了电源线噪声，减小了耦合到I/O中的噪声。
- 隔离了存储器块，以防止内核噪声耦合到输出，以实现最佳信号完整性。
表3重点列出了Stratix V FPGA中高速差分信号的特性和优点。
| 表3.高速差分信号 | |
| 特性 | 优点 |
|---|---|
LVDS缓冲增强 |
包括可编程预加重和可编程VOD特性，以补偿信号衰减。 |
动态相位对齐(DPA) |
补偿电路板层的偏移，支持源同步I/O工作在较高的数据速率下，有助于实现成功的PCB布板。 |
软核CDR |
接收器的软核CDR电路支持异步串行接口，其嵌入式时钟数据速率高达1.6 Gbps (包括SGMII和千兆以太网等)。 |
