Stratix 系列 FPGA 中的嵌入式存储器

Stratix® 系列FPGA引入了 TriMatrix 存储器这一概念。在 TriMatrix 存储器中,采用三种不同类型的模块来实现片内存储器,每一种都有特殊的应用。Stratix 系列器件保留并优化了这些存储器类型。

Stratix V FPGA 对内部存储器体系结构进行了大幅度改进,显著提高了这些结构的容量和带宽。Stratix V FPGA 使用了两类存储器:增强存储器逻辑阵列模块 (MLAB) 和 M20K 存储器模块。这些变化增强了数字信号处理 (DSP) 设计的性能和利用率,提高了容量。Quartus® 软件自动将设计从以前的 Stratix 系列 FPGA 存储器体系结构移植到新结构中。
提高效率和带宽的关键增强 MLAB 特性包括:

  • MLAB 内部的地址和数据寄存器
    • 提高了性能
    • 减少了逻辑资源占用
  • 提高了宽浅 FIFO 的效率 (n 比特宽,32 或者 64 比特深)

增强性能和利用率的关键 M20K 存储器模块特性:

  • 增加了嵌入式存储器比特数量
  • 提高了存储器模块的性能
  • 提高了存储器体系结构的灵活性,扩展了应用
  • 简化了引脚布局和布线
  • 可选硬核纠错码 (ECC) 保护,可以工作在流水线或者非流水线模式。

Quartus II 软件为每一例化选择最合适的存储器,高效的实现嵌入式存储器。

表 1 总结了相近 Stratix FPGA 系列之间存储器模块和相关应用的不同。

表 1. Stratix III、Stratix IV 和 Stratix V FPGA 中的 TriMatrix 模块对比

存储器功能 Stratix III/IV Stratix V
  • 处理器代码存储
  • 数据包缓冲
  • 视频帧缓冲
M144K
144K 比特
M20K
20K 比特
  • 通用存储器
M9K
9K 比特
  • 移位寄存器
  • 宽浅 FIFO 缓冲
  • 滤波延迟线
MLAB
640 比特
增强 MLAB
640 比特

关于 Stratix V 器件存储器模块容量的详细信息,请参考 Stratix V 简介网页

关于更早 Stratix FPGA 系列存储器模块数量的详细信息,请参考相关的手册章节。

表 2 总结了 Stratix V FPGA 中实现的两类内部存储器的特性。

表 2. Stratix V FPGA 中的内部存储器特性

功能 MLAB M20K
性能 600 MHz 600 MHz
简单双端口 Check Check
真双端口 - Check
奇偶校验 Check Check
压缩模式 - Check
ECC Check Check
低功耗模式 Check Check
移位寄存器 Check Check
FIFO Check Check
初始设定 Check Check
混合时钟 Check Check
字节使能 Check Check
地址时钟使能 Check Check