Altera 28-nm Stratix® V FPGA在高端应用中实现了业界最大带宽和最高系统集成度,非常灵活,降低了成本和总功耗。

 

Stratix V FPGA 的优点

高功效收发器突破了带宽

  • 集成28.05G和14.1-Gbps收发器,与前一代器件相比,收发器功耗降低了50%。
  • 1,066 MHz的6 x72 DDR3存储器接口
  • 2.5 TMACS信号处理性能
  • PCI Express® Gen3, Gen2, Gen1硬核知识产权(IP)支持
  • 内核和收发器中的嵌入式HardCopy®模块和集成硬核IP,增强了关键数据通路元件,避免了系统瓶颈。

单芯片提高集成度,降低了成本

  • 提高了密度,没有成本和功耗代价。这通过嵌入式HardCopy模块来实现,提供14.3M ASIC逻辑门或者达到1.19M逻辑单元。模块增强了标准功能或者需要大量逻辑的功能,支持PCI Express Gen3/2/1等接口协议以及40G/100G/400G等专用功能。
  • 部分重新配置功能,帮助您减小FPGA体积,节省了电路板面积、成本和功耗。
  • 分段式锁相环(fPLL)提供更灵活的时钟,替代板上压控晶体振荡器(VCXO)。
  • 在收发器中提供集成电信号散射补偿(EDC)功能,与光模块链接时不需要外部PHY。

提高设计灵活性

  • 用户友好而且使用方便的精细粒度部分重新配置功能,您可以随时修改内核功能。
  • 动态重新配置收发器,使您很容易支持多种协议、数据速率和物理介质附加子层(PMA)设置。
  • 使用应用中现有PCI Express链路,通过协议 (CvP) 进行配置,降低了电路板设计的复杂度。

降低系统功耗

与前几代器件相比,Stratix V FPGA通过关键技术,总功耗降低了30%:

  • 专利可编程功耗技术,提高了内核性能,同时降低了功耗。
  • TSMC 28-nm高K金属栅极高性能工艺,针对低功耗进行了优化。
  • 0.85-V内核电压
  • 部分重新配置
  • 嵌入式HardCopy模块和集成内核,以及收发器硬核IP。

表2.Stratix V型号对比

特性 Stratix V E FPGA Stratix V GS FPGA Stratix V GX FPGA Stratix V GT FPGA

高性能自适应逻辑模块(ALM)

359,200 262,400 359,200 234,720

精度可调DSP模块 (18x18)

704 3,926 798 512

M20K存储器模块

2,640 2,567 2,660 2,560

外部存储器接口

Check Check Check Check

部分重新配置

Check Check Check Check

fPLL

Check Check Check Check

设计安全性

Check Check Check Check

减小SEU

Check Check Check Check

PCIe Gen 3, Gen2, Gen1硬核IP模块

- 达到2 达到4 1

嵌入式HardCopy模块和硬核IP

- Check Check Check

收发器 (1)

- 14.1 Gbps / 48 14.1 Gbps / 66 28.05 Gbps / 4
12.5 Gbps / 32
Notes:

收发器通道数据速率/数量

了解最新信息