外部内存接口

简介

英特尔全面的内存接口设计解决方案可化解当前高速内存接口面临的挑战。具体而言,英特尔推出的解决方案支持各种主流 SDRAM 和 SRAM 内存协议,及串行内存技术,如 Hybrid Memory Cube (HMC) 和带宽引擎。我们的内存接口解决方案包括高性能内存控制器选项、内存 PHY 选项和多端口前端选项。这些解决方案支持纠错码 (ECC)。

借助强化内存控制器,英特尔® Stratix® 10 和英特尔 Arria® 10 FPGA 和系统芯片各自可在 14 纳米和 20 纳米节点上为内存接口提供高性能。相比软内存控制器选项,这些硬内存控制器具有多种优势,包括:

  • 缩短工程设计周期并加快上市速度,因为在强化逻辑中,时间是预先结束的
  • 节省用户逻辑资源
  • 进一步改进fMAX 频率、效率和延迟等方面性能
  • 支持功耗更低的内存接口解决方案  

Arria V 和 Cyclone® V 设备也支持硬内存接口。有关这些硬控制器和 PHY 的一般预期性能和利用率,请参见外部内存接口手册

我们的解决方案可用作高级设备架构、英特尔 Quartus® Prime 设计软件中的可定制英特尔 FPGA IP 功能、动态生成的设计示例、演示主板和/或模拟模型。所有这些解决方案均附带一套丰富的技术文档。

主板偏斜参数工具 (XLS) 支持轻松、精确地计算主板偏斜参数,同时节省宝贵的设计时间。

DDR4 Ping Pong PHY
将 BluePrint 用于外部内存接口设计
介绍 Traffic Generator 2.0
外部内存接口 IP 的驱动程序边限微调 (Driver Margining)

表 1 列出了英特尔® FPGA 设备支持的外部内存接口。使用我们的外部内存接口规范估算器了解更多信息。

表 1.外部内存接口支持

器件 内存类型
DDR4 DDR3 DDR2 LPDDR3 LPDDR2 RLDRAM3 RLDRAM2 QDRIV QDRII+
Xtreme
QDRII+ QDRII
Stratix 10 (1) 2,666 
Mbps

1,333 
MHz
2,133
Mbps

1,066
MHz
- 1,600
Mbps

800
MHz
- 2,400
Mbps

1,200
MHz
- 2,133
Mtps

1,066
MHz
1,266
Mtps

633
MHz
1,100
Mtps

550
MHz
700
Mtps

350
MHz
Stratix V - 1,866
Mbps

933
MHz
1,066
Mbps

400
MHz
- - 1,600
Mbps

800
MHz
1,067
Mbps

533
MHz
- - 2,200
Mtps

550
MHz
1,400
Mtps

350
MHz
Stratix IV - 1,066
Mbps

533
MHz
800
Mbps

400
MHz
- - - 1,067
Mbps

533
MHz
- - 2,200
Mtps

550
MHz
1,400
Mtps

350
MHz
Arria 10 2,400 
Mbps

1,200 
MHz
2,133
Mbps

1,066
MHz
- 1,600
Mbps

800
MHz
- 2,400
Mbps

1,200
MHz
- 2,133
Mtps

1,066
MHz
1,266
Mtps

633
MHz
1,100
Mtps

550
MHz
 667 
Mtps 

 333 
MHz
Arria V - 1,334
Mbps

667
MHz
800
Mbps

400
MHz
- 800
Mbps

400
MHz
- 800
Mbps

400
MHz
- - 1,600
Mtps

400
MHz
1,600
Mtps

400
MHz
Arria V GZ - 1,600
Mbps

800
MHz
800
Mbps

400
MHz
- - 1,334
Mbps

667
MHz
700
Mbps

350
MHz
- - 2,000
Mtps

500
MHz
1,400
Mtps

350
MHz
Cyclone V - 800
Mbps

400
MHz
800
Mbps

400
MHz
- 667
Mbps

333
MHz
- - - - - -
Cyclone IV - - 400
Mbps

200
MHz
- - - - - - - 668
Mtps

167
MHz
Intel MAX® 10  - 606
Mbps
303
MHz
400
Mbps
200
MHz
- 400
Mbps
200
MHz
- - - - - -
Notes:
  1. 特徵待定。

不断改进半导体制程技术帮助增强了嵌入式系统的组件集成、功能和性能。尽管功能改进能带来巨大益处,但更高性能的内存系统具有一项不足,即更可能产生软错误,需要格外注意。

降低电压会导致集成电路更易受到各种电磁和粒子辐射的影响。当嵌入式系统中的 DRAM 内存大小增长至数百 MB 时,自然产生的阿尔法粒子所导致的软错误可能超过可接受水平。当接口速度超过 1 Gbps,过多的噪音和抖动可能致使通向和来自外部内存的传输线发生错误。

图 1 典型的外部 DDR 内存架构

通过纠错码实施错误恢复

鉴于发生软错误的可能性有所提高,许多设计师正考虑将 ECC 加入外部 DDR 内存。ECC 可帮助纠正一位错误,显著降低发生系统故障的可能性。英特尔系统芯片 FPGA 能够有效支持 ECC,因为该设备集成了所有需要的逻辑函数。只需扩展 DDR 内存的宽度便可启用外部内存上的 ECC,如图 1 所示。

系统级错误恢复方法

通过在大型内部内存(即片上外设内的 512 KB 二级高速缓存和数据缓冲区)上加入对 ECC 的支持,系统芯片可扩展对错误恢复的支持。

高性能嵌入式系统经常将 32 位数据总线用于外部 DDR 以获取高吞吐量,而且经常需要通过 ECC 实施错误恢复。英特尔系统芯片 FPGA 融合了 ECC 和 32 位接口的出色性能和可靠性。

外部内存接口规范估算器是一种参数工具,支持您查找和比较 FPGA 中所支持外部内存接口的性能。您可使用搜索条件查找特定性能,然后过滤您选择用于分析的条件,跨 FPGA 并行比较性能。外部内存接口规范估算器支持 DDR4 SDRAM、DDR3 SDRAM、DDR2 SDRAM、DDR SDRAM、LPDDR3 SDRAM、LPDDR2 SDRAM、RLDRAM 3、RLDRAM 2、QDR II SRAM、QDR II+ SRAM、QDR II+ Xtreme SRAM 和 QDR IV SRAM 接口。

所述性能是在采用所列特性和所支持高速内存标准时英特尔 FPGA 支持的最大时钟速率。

最大时钟速率只是独立 FPGA ALTMEMPHY 或 UniPHY 的估测数据,而且基于 Nios® 的定序器和高性能控制器 II 实例生成时具有英特尔 FPGA IP 的默认控制器参数。如需了解设计的实际性能,您必须始终在 Quartus Prime 软件中进行编译和为设计实施定时分析。

外部内存接口规范估算器可替代外部内存接口手册第 1 卷选择设备、内存组件和 IP (PDF)部分的最大时钟速率表。外部内存接口规范估算器支持的设备包括 Stratix V、Stratix IV、Stratix III、Arria 10、Arria V、Arria II GZ、Arria II GX、Cyclone V、Cyclone IV 和 Cyclone III 设备系列。

外部内存接口规范估算器工具现在可根据外部内存接口规范估算器免责声明试用。期待您提出反馈意见,帮助我们修复潜在的浏览器兼容性问题,提升总体价值。在报告技术问题时,请附上浏览器和操作系统信息。

该外部内存接口规范估算器工具需要在浏览器中安装 Adobe Flash Player 10。点击上面的截图,打开外部内存接口规范估算器免责声明