VGA控制器和Nios II处理器参考设计

简介

这一参考设计演示了怎样使用支持DMA的VGA控制器来连接Nios® II嵌入式处理器和VGA显示器。设计包括了完整的基于SOPC Builder的硬件系统和软件,操作练习VGA监视器的VGA控制器,并显示图像。

演示的Altera技术

参考设计演示了以下Altera®技术:

  • Nios II嵌入式处理器
  • SOPC Builder
  • Cyclone® II FPGA
  • Stratix® II FPGA

电路板支持

参考设计支持两种Nios II开发板:

  • Cyclone II版Nios II开发板
  • Stratix II RoHS版Nios II开发板

如果您希望在VGA监视器上显示,这一设计还需要使用Lancelot子卡。Lancelot子卡安装了德州仪器公司的THS8134视频数模转换器(DAC),以及VGA输出连接器,支持您直接在监视器上显示。Microtronix的Lancelot卡连接了Nios II开发板的原型开发插座。

硬件设计

参考设计的硬件部分是在SOPC Builder中开发的。设计含有一个Nios II CPU,一个VGA控制器外设,以及简单VGA显示所需的很少的组件。VGA控制器外设能够显示以下分辨率:

  • 640 x 480
  • 800 x 600
  • 1024 x 768

所有分辨率都能够以16位或者24位颜色显示。在SOPC Builder的VGA控制器配置向导中配置分辨率和颜色深度设置。

软件设计

设计的软件部分是一个简单的应用程序,演示了怎样初始化VGA控制器,然后开始在VGA显示器上写入图形数据。软件源代码包括了能够显示文本、线条和简单图形的小图形库。通过旋转VGA显示屏上的彩色立方体来演示图形库。

硬件设计规范

  • 电路板支持
    • Cyclone II版Nios开发板
    • Stratix II RoHS版Nios开发板
  • Nios II/f CPU内核,4 Kbytes I-cache,4 Kbytes D-cache—1
  • 系统定时器——1
  • 片内RAM——1 Kbyte
  • 片外同步SRAM—1 Mbyte
  • 公共闪存接口(CFI)闪存接口——8 Mbytes
  • SDRAM控制器——32 Mbytes
  • JTAG UART——1
  • 系统ID外设——1
  • 锁相环(PLL)——2

结构图

图1.Nios II VGA系统结构图

参考设计文件

.zip文件的形式下载参考设计。.zip文件含有重建实例所需的全部硬件和软件文件,以及readme.txt文件。readme.txt文件含有重构并运行设计的说明。

VGA控制器SOPC Builder组件含在解压缩后的工程的VGA_Controller目录中。在VGA_Controller目录中,有一个名为.doc的子目录,含有VGA控制器组件的结构图和文档。

参考设计免责声明

这些参考设计只限于用在Altera公司的器件上,版权属于Altera。为方便使用,这些设计基于“as-is(原样提供)”的形式提供,因此,任何形式的授权、代理或者担保(无论是明确的,隐含的还是法定的),包括不受限制的使用、商业授权、无侵犯或者适用某一特殊用途等,Altera公司都不予以承诺。Altera公司明确表示不推荐,不建议以及不要求这些设计实例和其他任何非Altera产品一起使用。