Cyclone V SoCs: 系统成本最低、功耗最低

Altera的Cyclone® V SoC在业界系统成本最低、功耗最低。SoC的高性能特性非常适合突出大批量应用的优势,例如,工业电机控制驱动器、协议桥接、视频转换器和采集卡,以及手持式设备等。SoC提供多种可编程逻辑密度,硅片内具有很多系统级硬核功能——双核ARM® Cortex™-A9硬核处理器系统(HPS)、嵌入式外设、多端口存储器控制器、串行收发器和PCIe®端口等。 

体系结构的重要性

Cyclone V SoC集成了大量的硬核知识产权(IP)模块,帮助您降低了系统总成本和功耗,缩短了设计时间。SoC不仅仅是各种型号的集合。处理器和FPGA系统怎样一起协同工作对您的系统性能、可靠性和灵活性非常重要。Altera SoC设计用于:

  • 保持灵活的处理器启动/FPGA配置顺序、系统对处理器复位的响应,以及两芯片解决方案的独立存储器接口。
  • 通过集成纠错码(ECC)维持数据完整性和可靠性。
  • 采用集成存储器保护单元,保护处理器和FPGA共享的DRAM存储器。
  • 通过Altera的FPGA自适应调试功能,支持系统级调试,实现了对整个器件前所未有的可视化和控制。

表1. Cyclone V SoC有三种目标型号

系列 说明
Cyclone V SE SoC 在多种通用逻辑和DSP应用中优化实现了最低系统成本和功耗。
Cyclone V SX SoC 对于614 Mbps至3.125 Gbps收发器和PCIe应用,优化实现了最低成本和功耗。
Cyclone V ST SoC

对于6.144 Gbps收发器和PCIe应用,FPGA业界的最低成本和功耗(1)

注释:

(1) Cyclone V ST SoC支持6.144 Gbps CPRI协议

Table 2. Comparison of Cyclone V SoC Variants

特性 Cyclone V SE SoC Cyclone V SX SoC Cyclone V ST SoC

处理器内核

Dual-core ARM Cortex-A9 MPCore

处理器性能

800 MHz

逻辑密度范围

25 – 110K LE 85 – 110K LE

嵌入式存储器

5,761 kbits

18 x 19乘法器

112

收发器最大数量

N/A 9

收发器最大数据速率(芯片至芯片)

N/A 3.125 Gbps 6.144 Gbps

支持的存储器件(硬核存储器控制器)

x1 32-bit, 400 MHz DDR2/DDR3 with ECC – HPS
x1 32-bit, 400 MHz, DDR2/DDR3 - FPGA

硬核协议IP

x2 10/100/1000 EMAC – HPS x2 10/100/1000 EMAC – HPS
x2 PCIe Gen2 x8 - FPGA

业界领先的低功耗和系统低成本特性

该器件采用了TSMC的28 nm低功耗(28LP)工艺进行开发,对于成本敏感的应用,降低了功耗和成本。

  • 总功耗比Cyclone IV GX FPGA低40%
  • 功耗最低的串行收发器,每通道在5 Gbps时最大功耗88 mW。
  • 处理性能超过4,000 MIPS (Dhrystones 2.1基准测试),功耗不到1.8 W (对于SoC)。
  • 较多的使用了硬核IP模块,降低了功耗。

Altera SoC:体系结构的重要性

Altera SoC 使用宽带干线互联,在 FPGA 架构中集成了基于 ARM 的硬核处理器系统 (HPS),包括处理器、外设和存储器接口。它同时实现了硬核知识产权 (IP) 的性能和低功耗特性,以及可编程逻辑的灵活性。

这些基于 ARM 的用户可定制 SoC 非常适合于:

  • 在一片 FPGA 中集成分立处理器和数字信号处理 (DSP) 功能,降低系统功耗和成本,减小电路板面积。
  • 通过处理器和 FPGA 之间的宽带互联,增强系统性能。
  • 通过定制,在软件和硬件上都能够突出您最终产品的优势。
  • 使用 Altera 独特的 FPGA 自适应调试功能,开发 ARM 兼容软件,前所未有的提高了目标可视化、控制能力和效能。

并不是所有 SoC FPGA 都以同样方式开发的。体系结构的重要性

了解怎样借助大量的资源,为您的应用选择合适的 SoC FPGA,这些资源包括处理器专家 Jim Turley 提供的系列短视频。

 

这些器件包括 PCI Express® Gen2、多端口存储器控制器、纠错码 (ECC)、存储器保护和高速串行收发器等其他硬核逻辑。使用所提供的 Altera 独特的 FPGA 自适应调试功能,开发 ARM 兼容软件,前所未有的提高了目标可视化、控制能力和效能。

 

 

基于ARM的HPS

HPS包括一个双核ARM® Cortex™-A9 MPCore™处理器、丰富的外设,以及共享FPGA中逻辑的多端口存储器控制器,为您提供灵活的可编程逻辑,降低了硬核IP的成本,原因如下:

  • 使用硬核嵌入式外设,不必在可编程逻辑中实现这些功能,使您有更多的FPGA资源来实现专用定制逻辑,从而降低了功耗。
  • 由处理器和FPGA逻辑共享的硬核多端口存储器控制器支持DDR2、DDR3和LPDDR2器件,集成 纠错码 (ECC)功能,提高了可靠性,支持重要安全应用。

 

 

宽带互联

HPS和FPGA架构之间的大吞吐量数据通路实现了双芯片解决方案无法提供的互联性能。架构的紧密集成支持100-Gbps的峰值带宽,实现了数据的一致性。处理器和FPGA之间没有了外部I/O通路,大幅度降低了系统功耗。

灵活的FPGA架构

利用FPGA逻辑架构,您可以在设计中采用Altera或者其合作伙伴的定制IP或者商用预配置IP,从而突出您的系统优势。这样,您能够:

  • 迅速适应各种接口和协议标准的变化
  • 在FPGA中增加定制硬件,加速对时间要求较高的算法,增强您的竞争优势。
  • 迅速实现定制ARM处理器,没有ASIC那样昂贵的设计、验证和流片(NRE)成本。

相关链接