Stratix 10 SoC:性能最好电源效率最高的处理器

Stratix® 10 SoC是英特尔(前身为 Altera 公司)业界领先的第三代SoC FPGA系列。Stratix 10 SoC采用了英特尔的14 nm工艺技术制造,基于四核ARM® Cortex™-A53的硬核处理器系统与革命性的HyperFlex™技术FPGA架构相结合,成为业界性能最好,功效最高的SoC。

Stratix 10 SoC的HPS体系结构现在包括了系统存储器管理单元,在处理器和FPGA域实现了硬件可视化。Stratix 10 SoC增加了高速缓存一致性单元,实现了器件的双向高速缓存一致性。Stratix 10 SoC还包括了10 TFLOPS的硬核浮点数字信号处理(DSP)模块、嵌入式高速收发器、硬核存储器控制器和协议知识产权(IP)控制器 — 都含在一个高度集成的封装中。

SoC 功能比较

特性 Arria V SoC Arria 10 SoC Stratix 10 SoC
工艺技术 28 nm TSMC 20 nm TSMC 14 nm Intel 三闸极
处理器 双核 ARM Cortex-A9 MPCore 双核 ARM Cortex-A9 MPCore 四核 ARM Cortex-A53 MP 内核
处理器性能 1.05 GHz 1.5 GHz 1.5 GHz
逻辑内核性能 300 MHz ~500 MHz 1 GHz
功耗 1X 0.6X 0.3X
逻辑密度范围 350 – 462K 逻辑单元 (LE) 160 – 660K LE 500K LE - 5.5M LE
嵌入式存储器 23 Mb 39 Mb 229 Mb
18x19乘法器 2,136 3,356 11,520
收发器最大数量 30 48 144
收发器最大数据速率(芯片至芯片) 10 Gbps 17.4 Gbps 30 Gbps
支持的存储器件 (1) DDR3 SDRAM @ 533 MHz

DDR4 SDRAM @ 1,200 MHz

DDR3 SDRAM @ 1066 MHz

LPDDR3 @ 800 MHz
RLDRAM 3 @ 1200 MHz

QDR IV SRAM @ 1066 MHz 

QDR II+ SRAM @ 633 MHz

混合立方存储器

DDR4 SDRAM @ 1,333 MHz

DDR3 SDRAM @ 1066 MHz
LPDDR3 @ 800 MHz
RLDRAM 3 @ 1200 MHz

QDR IV SRAM @ 1066 MHz

QDR II+ SRAM @ 633 MHz

混合立方存储器

硬核协议IP 2 EMACs
PCI Express® (PCIe®) Gen2 x8
 

3 EMACs
PCI Express Gen3 X 8
10/40G BaseKR- 前向纠错 (FEC)
Interlaken 物理编码子层 (PCS)
 

3 EMACs
PCI Express Gen3 X 8
10/40G BaseKR- 前向纠错 (FEC)
Interlaken 物理编码子层 (PCS)
安全 高级加密标准(AES)

AES加密

基于椭圆曲线数字签名算法(ECDSA) 的认证

公开密钥,可信根分层结构

增强防篡改功能

AES-256/SHA-256位流加密/认证,物理不可克隆功能(PUF),ECDSA 256/384启动代码认证,多因素关键,可信根分层结构,侧通道攻击防护

采用业界性能最好的FPGA和SoC实现性能突破

突破带宽壁垒

  • 对于端口数量较多的设计,提供144个收发器,数据速率高达30 Gbps,串行收发器带宽比前一代FPGA高4倍。
    • 为通用数据交换应用提供30 Gbps背板功能
    • 为前沿接口标准提供56 Gbps芯片至芯片/模组功能
  • 串行存储器2.5 Tbps带宽,支持混合立方存储器
  • 并行存储器接口2.3 Tbps带宽,支持2666 Mbps的DDR4。

降低运营开支

  • 四核ARM Cortex-A53处理器针对每瓦性能进行了优化
  • 发挥Intel在工艺技术上的领先优势,Stratix 10器件提供了功效最高的技术。
    • 比前一代高端FPGA功耗低70%
    • 单精度浮点功效高达80 FLOP/瓦

实现了最高集成度

  • 64位四核ARM Cortex-A53支持硬件可视化、系统管理和监视功能,加速预处理等。
  • 最大的单片FPGA器件,具有5.5M逻辑单元。
  • 异构3D SiP解决方案,包括了收发器和其他先进的组件。

获得最全面的高性能FPGA安全功能

  • 集成安全器件管理器(SDM),能够灵活的更新配置代码。
  • 多因素认证
  • 物理不可克隆功能(PUF,Physically Unclonable Function)

产品更迅速面市

  • 采用Arria 10 SoC开始开发,然后移植到Stratix 10 SoC。
    • 与前一代 SoC代码兼容
    • Cortex-A53支持工作在32位执行模式
  • 互补Enpirion PowerSoC为Stratix 10 SoC提供电源,实现了完整而且经过验证的电源解决方案,提高了Stratix 10 SoC的性能,降低了系统功耗,提高了可靠性,引脚布局更小,产品更迅速面市。

经过了优化的FPGA和SoC设计软件,提高了设计人员的效能

  • 具有英特尔 FPGA 版工具包ARM Development Suite™ (DS-5™)的Altera SoC EDS实现了异构调试、分析和全芯片可视化
  • 新的Spectra-Q™引擎优化支持具有数百万LE的FPGA设计
    • 编译时间缩短8倍
    • 显著减少了设计迭代
    • 针对HyperFlex体系结构优化设计的超感知设计流程
  • 使用面向OpenCL™的英特尔 FPGA SDK基于C的设计输入,提供易于在SoC FPGA中实现的设计环境。
  • 采用面向OpenCL的英特尔 FPGA SDK,异构基于C的建模和硬件设计。

Stratix 10 SoC:为效能而设计

设计效能是Stratix 10 SoC体系结构发展的推动力量之一。Stratix 10 SoC与前一代SoC软件完全兼容,还提供很多ARM软件和工具辅助支持,以及增强FPGA和DSP硬件设计流程。

  • 为软件开发提供强大的ARM辅助支持
  • 28 nm Cyclone® V与Arria® V SoC和20 nm Arria 10 SoC软件完全兼容
  • Quartus® Prime软件FPGA设计套装包括:
    • 提供的具有开放计算语言(OpenCL™)编译器的高级自动设计流程
    • 英特尔 FPGA DSP Builder基于模型的DSP硬件设计
产品概述表
Family Overview Table

相关链接
了解最新信息