Altera 与 MathWorks 合作

Altera 与 MathWorks 合作开发全套的设计工具,旨在实现 MATLAB 和 Simulink 中开发的系统模型与 Altera® FPGA 和 SoC 的无缝集成。

工程师使用 MATLAB 和 Simulink ,很容易面向 Altera FPGA 进行系统建模、开发算法、实现可视化,进行高级调试。此外,他们可以确保所生成的代码经过优化,能够进行部署和投产。

 

特别是,Altera 与 MathWorks 在以下关键产品上展开合作:

  • HDL 编码器
    自动生成 Verilog/VHDL 知识产权 (IP) 内核,MATLAB 和 Simulink 为 Altera FPGA Altera SoC 提供的系统集成。
  • 嵌入式编码器
    自动 C 代码生成,面向 Altera SoC 的 MATLAB/Simulink 系统集成。
  • DSP Builder
    对于使用基于模型设计的设计人员,提供 Simulink 的自动硬件描述语言 (HDL) 代码生成功能。DSP Builder 生成 Simulink 目标优化 VHDL ,其独特的融合数据通路流程实现了非常优化的浮点模型。Altera 与 MathWorks 展开技术合作,集成了 HDL 编码器和 DSP Builder,支持设计人员生成 Simulink 模型的 HDL ,模型包括了内置在 DSP Builder 中的分层子系统。
  • HDL 验证器
    包括 HDL 测试台验证,通过 Altera FPGA 和 SoC 电路板 环路 FPGA 验证,在 MATLAB 和 Simulink 中建立这些测试台。