Avalon存储器映射主机模板

所提供的模板含有Avalon®存储器映射(MM) Verilog模组,它作为SOPC Builder可用组件捆绑使用。组件能够访问存储器,提供了您通过自己的定制逻辑来访问的简单接口。组件是参数可赋值的,支持您调整功能来优化面积和性能。您可以通过SOPC Builder支持的任意Altera®器件系列来使用组件。组件基于Verilog,因此,您可以增加自己的定制逻辑,开发自备组件。使用SOPC Builder中的组件编辑器,根据主模板Verilog文件和您自己的源文件,就能够开发新组件。为方便使用,组件使用了Tcl回叫功能,支持您在GUI环境中自动修改设置。

系统互联架构支持突发和非突发传送,因此,提供了各种专用组件。选择最适合您系统中存储器类型的组件设置,以避免生成额外的逻辑。表1列出了根据您的系统需求而要使用的组件。

表1. 组件类型

组件类型

典型应用

突发读

突发SDR/DDR SDRAM、QDR SRAM、RLDRAM、PCIe、PCI、SRIO

流水线读

非突发SDR/DDR SDRAM、SSRAM、SRAM、片内存储器

突发写

突发SDR/DDR SDRAM、QDR SRAM、RLDRAM、PCIe、PCI、SRIO

简单写

非突发SDR/DDR SDRAM、SSRAM、SRAM、片内存储器

 

组件为您提供了控制和数据接口,用于连接您的定制逻辑(参见图1)。使用控制接口来设定存储器地址、传送长度和握手信号等信息。数据接口使用简单发送和确认协议,实现与主机内部缓冲的数据传送。

图1. 组件结构图

读和写主机共享相同的接口类型和信号。唯一例外是突发主机需要额外的突发计数信号。这一突发计数信号告知系统互联架构和存储器,将进行多少次连续访问。Altera建议您配置突发主机组件,所使用的最大突发长度等于系统中存储器的最大突发长度。如果需要了解推荐的设计实践的详细信息,请参考嵌入式设计手册(PDF)

使用这一设计实例

下载Avalon-MM主机模板(.zip文件)

下载Avalon-MM主机模板自述文件(.txt文件)

这一设计的使用在Altera硬件参考设计许可协议控制下,请遵循这些条款和条件。

.zip文件含有重建实例所需的全部硬件文件,以及Avalon_MM_Masters_Readme.pdf文件。Avalon_MM_Masters_Readme.pdf文件含有在您自己的设计中使用模板的详细信息。

设计实例免责声明

这些设计实例只限于用在Altera公司器件上,版权属于Altera。为方便使用,这些设计基于“as-is(原样提供)”的形式提供;因此,任何形式的授权、代理或者担保(无论是明确的,隐含的还是法定的),包括不受限制的使用、商业授权、无侵犯或者适用某一特殊用途等,Altera公司都不予以承诺。Altera公司明确表示不推荐,不建议以及不要求这些设计实例和其他任何非Altera产品一起使用。

相关链接