TES的D/AVE图形加速器演示

TES Electronic Solutions

D/AVE 2D是Altera® SOPC Builder和VHDL寄存器传送级(RTL)知识产权(IP)功能,是面向复杂的矢量图形应用而开发的。D/AVE非常适合满足嵌入式系统的需求。

特性亮点:

  • 高质量抗混叠
  • 子像素精确渲染
  • 分辨率高达2048 x 2048
  • 硬件支持扩展渲染基元(线、圆、圆环、三角、四边形、楔形)
  • 16种混合模式
  • 所有基元的alpha通道码型和梯度支持
  • 纹理高达2048 x 1024
  • 双线性滤波
  • 纹理渲染
  • 纹理混合
  • 无成本硬件剪辑
  • 为帧缓冲和纹理提供灵活的输入和输出格式
  • 非常小的内核容量
  • 简单的内核集成
  • 可完全重新输入的驱动

D/AVE 2D内核提供两种不同的版本。名为D/AVE 2D-TS的标准版本,以及名为D/AVE 2D-TL的轻型版本。内核之间的主要不同是D/AVE 2D-TL不支持性能计数,像素处理比较慢。D/AVE 2D-TS渲染流水线实现每一周期生成一个像素,D/AVE 2D-TL在一个像素上需要四个周期。

在Altera SOPC Builder环境下,D/AVE使用Avalon®总线接口,这在Cyclone® II、Cyclone III,以及Stratix®器件系列上进行了测试。还提供AMBA AHB/APB总线接口。

所需要的硬件和软件

Cyclone III版Nios® II嵌入式评估套件

下载这一设计实例

这一设计随Cyclone III版Nios II嵌入式评估套件一起发售。你可以从TES网站下载这一设计实例。

请联系TES,获得这一设计实例的支持。

这一设计的使用在Altera硬件参考设计许可协议控制下,请遵循这些条款和条件。

TES D/AVE演示

图1显示的实例包括在基于Nios II处理器的系统中实现的D/AVE图形加速器的矢量图形、子像素处理,以及抗混叠功能。

图1. 矢量图形、子像素处理,以及抗混叠功能实例

相关链接

设计实例免责声明

这些设计实例只限于用在Altera公司器件上,版权属于Altera。为方便使用,这些设计基于“as-is(原样提供)”的形式提供;因此,任何形式的授权、代理或者担保(无论是明确的,隐含的还是法定的),包括不受限制的使用、商业授权、无侵犯或者适用某一特殊用途等,Altera公司都不予以承诺。Altera公司明确表示不推荐,不建议以及不要求这些设计实例和其他任何非Altera产品一起使用