片内调试资源中心

随着FPGA性能、大小和复杂度的提高,验证过程成为FPGA设计阶段的关键组成。为降低验证过程的复杂度,Altera提供了系列片内调试工具。片内调试工具支持对您设计的内部节点进行实时采集,帮助您迅速验证设计,而且不需要使用外部设备。

关于片内调试的资源,请参考下面:

关于片内调试系列工具和芯片规划器的简要介绍,请参考验证和电路板级产品页面上的SignalTapTM II嵌入式逻辑分析器部分。

如果需要搜索已知的片内调试问题和技术支持解决方案,请使用Altera的知识数据库。您还可以访问Altera®论坛,与其他Altera用户沟通并讨论技术问题。

关于更详细的技术支持,请使用mySupport来建立、查看并更新服务申请。

片内调试资源

表1提供了片内调试工具相关文档的链接。

表1.片内调试参考文档

资源

说明

使用SignalProbe快速进行设计调试(PDF)

Quartus® II开发软件手册中的这一章介绍了SignalProbe特性。这一特性快速连接内部信号和I/O引脚,不会影响设计,更高效的进行设计验证。

采用SignalTap II嵌入式逻辑分析器进行设计调试(PDF)

Quartus II开发软件手册中的这一章介绍了使用SignalTap II嵌入式逻辑分析器的验证流程。当设计还在全速运行时,SignalTap II嵌入式逻辑分析器探测设计中的内部信号,对FPGA设计进行调试。

采用外部逻辑分析器进行在系统调试(PDF)

Quartus II开发软件手册中的这一章介绍了逻辑分析器接口特性。该特性出于调试目的,将大量的内部器件信号与少量的输出引脚相连接,支持您充分利用外部逻辑分析器的高级功能。

存储器和常量在系统更新(PDF)

Quartus II开发软件手册中的这一章介绍了在系统存储器内容编辑器。这一功能通过JTAG接口对在系统FPGA存储器和常量进行读写操作。

使用在系统源和探测功能进行设计调试(PDF)

Quartus II开发软件手册中的这一章介绍了在系统源和探测特性。这一特性建立了定制寄存器链,对设计中的逻辑节点进行驱动或者采样,提供了简单的方法来输入简单虚拟激励,采集测量节点的当前数据。

使用Quartus II软件调试收发器链路(PDF)

Quartus II手册中的这一章介绍了怎样使用Quartus II软件10.0引入的收发器新工具套件来验证您系统中基于Altera收发器的高速链路。Altera还在这一章中提供了设计实例,帮助您开始使用收发器工具套件。

sld_virtual_jtag宏功能用户指南(PDF)

这一参考手册介绍了虚拟JTAG宏功能,也称之为sld_virtual_jtag宏功能。sld_virtual_jtag宏功能方便的使用JTAG端口作为简单通信接口,支持您开发定制调试解决方案。

AN 323:在SOPC Builder系统中使用SignalTap II嵌入式逻辑分析器(PDF)

设计文件

这一应用笔记介绍了怎样使用SignalTap II逻辑分析器来监视由SOPC Builder产生的,位于系统模组中的信号。

AN 323设计文件:在SOPC Builder系统中使用SignalTap II嵌入式逻辑分析器

AN 446:使用SignalTap II逻辑分析器调试Nios II系统(PDF)

这一应用笔记介绍了使用SignalTap II逻辑分析器中的Nios® II插件,包括插件功能、配置选项,以及使用模式。

表2提供了片内调试工具相关培训和演示的链接。

表2.片内调试培训和演示

资源

说明

SignalTap II嵌入式逻辑分析器

中文版:使用SignalTap II逻辑分析器进行设计调试
(一小时)

这一在线培训课程深入探讨了SignalTap II逻辑分析器的使用。

这是一个半小时的在线课程。

收发器工具包

通过这一在线培训课程,学习怎样在您的电路板上使用收发器工具套件(在Quartus II v10.0中引入)来验证高速收发器链路。

这是40分钟的在线课程。

使用虚拟JTAG宏功能,调试FPGA,并进行通信

这一培训介绍怎样使用虚拟JTAG宏功能。

这是半小时的在线课程。

Quartus II软件调试和分析工具

了解Quartus II软件的高级特性(包括片内调试工具的使用),帮助您验证设计。

这是一天由教师指导的课程。